La Linux Foundation ha aperto una nuova direzione: CHIPS Alliance. Nell'ambito di questo progetto, l'organizzazione svilupperà un set di istruzioni RISC-V gratuito e tecnologie per la creazione di processori basati su di esso. Lasciate che vi dica di più su ciò che sta accadendo in questo settore.
/ foto
Perché è apparsa CHIPS Alliance
Patch che proteggono da Meltdown e Spectre in alcuni casi server del 50%. Allo stesso tempo, continuano ad emergere nuove varianti di vulnerabilità legate all’esecuzione speculativa di comandi. Circa uno di loro - Gli specialisti della sicurezza informatica lo hanno soprannominato Spoiler. Questa situazione influisce la necessità di rivedere le soluzioni hardware esistenti e gli approcci al loro sviluppo. Nello specifico, Intel nuova architettura per i loro processori, non soggetti a Meltdown e Spectre.
Anche la Linux Foundation non si è fatta da parte. L'organizzazione ha lanciato la propria iniziativa - CHIPS Alliance - i cui membri svilupperanno processori basati su RISC-V.
Quali progetti sono già in fase di sviluppo
I membri della CHIPS Alliance includono Google, Western Digital (WD) e SiFive. Ognuno di loro ha presentato i propri sviluppi. Parliamo di alcuni di loro.
RISCV-DV
Il colosso della ricerca IT ha trasferito in open source una piattaforma per testare i processori basata su RISC-V. Decisione casuale squadre che controllare lo stato del dispositivo: testare i processi di transizione, lo stack di chiamate, registri, ecc.
Per esempio, , responsabile di condurre un semplice test di istruzioni aritmetiche:
class riscv_arithmetic_basic_test extends riscv_instr_base_test;
`uvm_component_utils(riscv_arithmetic_basic_test)
`uvm_component_new
virtual function void randomize_cfg();
cfg.instr_cnt = 10000;
cfg.num_of_sub_program = 0;
cfg.no_fence = 1;
cfg.no_data_page = 1'b1;
cfg.no_branch_jump = 1'b1;
`DV_CHECK_RANDOMIZE_WITH_FATAL(cfg,
init_privileged_mode == MACHINE_MODE;
max_nested_loop == 0;)
`uvm_info(`gfn, $sformatf("riscv_instr_gen_config is randomized:n%0s",
cfg.sprint()), UVM_LOW)
endfunction
endclass
Su sviluppatori, la piattaforma differisce dagli analoghi in quanto consente di controllare in sequenza tutti i componenti del chip, compreso il blocco di memoria.
Protocollo OmniXtend
Si tratta di un protocollo di rete di WD che fornisce coerenza della cache durante il trasferimento di dati su Ethernet. permette di scambiare messaggi direttamente con la cache del processore e viene utilizzato per collegare vari acceleratori: GPU o FPGA. È adatto anche per la realizzazione di sistemi basati su più chip RISC-V.
Protocollo già supportato orientato al trattamento dei dati nei data center. SweRV è un processore superscalare dual-pipeline a 32 bit basato su una tecnologia di processo a 28 nm. Ogni pipeline ha nove livelli, il che rende possibile caricare ed eseguire più comandi contemporaneamente. Il dispositivo funziona ad una frequenza di 1,8 GHz.
Generatore di chip per razzi
Una soluzione di SiFive, fondata dagli sviluppatori della tecnologia RISC-V. è un generatore di core del processore RISC-V nel linguaggio Chisel. Lui un insieme di librerie parametrizzate utilizzate per creare .
Per quanto riguarda , allora è un linguaggio di descrizione hardware basato su Scala. Genera codice Verilog di basso livello che per elaborazioni su ASIC e FPGA. Pertanto, ti consente di utilizzare i principi dell'OOP durante lo sviluppo .
Prospettive dell'alleanza
Gli esperti affermano che l'iniziativa della Linux Foundation renderà il mercato dei processori più democratico e aperto a nuovi attori. All'IDC che la crescente popolarità di tali progetti avrà un impatto positivo sullo sviluppo delle tecnologie di machine learning e dei sistemi di intelligenza artificiale in generale.
/ foto PD
Lo sviluppo di processori open source ridurrà anche il costo della progettazione di chip personalizzati. Tuttavia, ciò avverrà solo se la Linux Foundation riuscirà ad attrarre un numero sufficiente di sviluppatori.
Progetti simili
Altre organizzazioni sono coinvolte nello sviluppo di progetti legati all'open hardware. Un esempio è il consorzio CXL, che a metà marzo ha introdotto lo standard Compute Express Link. La tecnologia è simile a OmniXtend e collega anche CPU, GPU, FPGA. Per lo scambio dati lo standard utilizza il bus PCIe 5.0.
Un altro progetto coinvolto nello sviluppo delle tecnologie dei processori è MIPS Open, apparso a dicembre 2018. L'iniziativa è stata ideata dalla startup Wave Computing. Piano degli sviluppatori per la comunità IT l'accesso ai più recenti set di istruzioni MIPS a 32 e 64 bit. Inizio del progetto nei prossimi mesi.
In generale, l'approccio open source sta diventando generalmente accettato non solo per il software, ma anche per l'hardware. Tali progetti sono supportati da grandi aziende. Possiamo quindi aspettarci che nel prossimo futuro appariranno sul mercato altri dispositivi basati su standard hardware aperti.
Nuovi post dal nostro blog aziendale:
Post dal nostro canale Telegram:
Fonte: habr.com