Il computer, che lavorava nel razzo vettore (Launch Vehicle Digital Computer, LVDC), ha svolto un ruolo chiave nel programma lunare "Apollo", controllando il razzo Saturno 5. Come la maggior parte dei computer dell'epoca, memorizzava i dati in minuscole core magnetici. In questo articolo, Cloud4Y parla del modulo di memoria LVDC della lussuosa di Steve Jurvetson.
Questo modulo di memoria è stato migliorato a metà degli anni '60. Per la sua realizzazione sono stati utilizzati componenti per montaggio superficiale, moduli ibridi e connessioni flessibili, rendendolo significativamente più piccolo e leggero rispetto alla memoria dei calcolatori dell'epoca. Tuttavia, il modulo di memoria permetteva di memorizzare solo 4096 parole da 26 bit.
Modulo di memoria a core magnetici. Questo modulo memorizza 4K parole di 26 bit di dati e 2 bit di parità. Con quattro moduli di memoria, per una capacità totale di 16.384 parole, pesa 2,3 kg e ha dimensioni di 14 cm × 14 cm × 16 cm.
Il volo verso la Luna è iniziato il 25 maggio 1961, quando il presidente Kennedy dichiarò che l'America atterrerà un uomo sulla Luna entro la fine del decennio. Per questo è stato utilizzato il razzo a tre stadi Saturno 5, il razzo più potente mai costruito. Il Saturno 5 era controllato e gestito da un computer (qui su di esso) del terzo stadio del razzo vettore, partendo dal lancio in orbita terrestre e continuando verso la Luna. (In quel momento, il modulo "Apollo" si separava dal razzo "Saturno-5", e il compito del LVDC era completato).
Il LVDC è installato in un telaio di supporto. I connettori rotondi sono visibili sulla parte anteriore del computer. Sono stati utilizzati 8 connettori elettrici e due connettori per il raffreddamento a liquido.
Il LVDC era solo uno dei diversi computer a bordo dell'"Apollo". Il LVDC era collegato al sistema di controllo del volo, un computer analogico da 45 kg. Il computer di navigazione a bordo dell'"Apollo" (Apollo Guidance Computer, AGC) guidava il veicolo spaziale verso la superficie della Luna. Il modulo di comando conteneva un AGC, mentre il modulo lunare conteneva un secondo AGC insieme al sistema di navigazione di emergenza, un computer di riserva.
A bordo dell'Apollo c'erano diversi computer
Unit Logic Devices (ULD)
Gli LVDC sono stati creati utilizzando una tecnologia ibrida interessante chiamata ULD, unit load device. Sebbene esteticamente ricordassero i circuiti integrati, i moduli ULD contenevano diversi componenti. Utilizzavano semplici cristalli di silicio, ognuno dei quali aveva un solo transistor o due diodi. Queste matrici, insieme a resistori in pasta sottile stampati, erano installate su una piastra ceramica per realizzare circuiti simili a porte logiche. Questi moduli erano una variante dei moduli SLT (), progettati per i computer IBM della popolare serie S/360. IBM iniziò lo sviluppo dei moduli SLT nel 1961, prima che i circuiti integrati diventassero commercialmente convenienti, e nel 1966 IBM produceva più di 100 milioni di moduli SLT all'anno.
I moduli ULD erano significativamente più piccoli dei moduli SLT, come si può vedere nella foto qui sotto, il che li rendeva più adatti per un computer spaziale compatto. I moduli ULD utilizzavano piastre di copertura in ceramica invece di perni metallici come nei moduli SLT, e avevano contatti metallici sulla superficie superiore invece di pin. Le morsettiere sulla scheda tenevano il modulo ULD in posizione e si collegavano a questi contatti.
Perché IBM utilizzava moduli SLT invece dei circuiti integrati? La ragione principale era che i circuiti integrati erano ancora nelle fasi iniziali, essendo stati inventati nel 1959. Nel 1963 i moduli SLT avevano vantaggi in termini di costo e prestazioni rispetto ai circuiti integrati. Tuttavia, i moduli SLT venivano spesso considerati obsoleti rispetto ai circuiti integrati. Uno dei vantaggi dei moduli SLT sui circuiti integrati era che i resistori nei moduli SLT erano molto più precisi rispetto a quelli dei circuiti integrati. Durante la produzione, i resistori in pasta sottile nei moduli SLT venivano sottoposti a un attento trattamento sabbiato per rimuovere il film resistivo fino a quando non raggiungevano la resistenza desiderata. I moduli SLT erano anche più economici rispetto ai circuiti integrati comparabili negli anni '60.
Gli LVDC e l'attrezzatura associata utilizzavano oltre 50 tipi diversi di ULD.
I moduli SLT (a sinistra) sono significativamente più grandi dei moduli ULD (a destra). Le dimensioni dell'ULD sono 7,6 mm × 8 mm.
Nella foto qui sotto sono mostrati i componenti interni del modulo ULD. A sinistra, sulla piastra di ceramica, si vedono i conduttori collegati a quattro minuscoli cristalli di silicio quadrati. Sembra un circuito stampato, ma tieni presente che è molto più piccolo di un'unghia. I rettangoli neri a destra sono resistori a film spesso stampati sul lato inferiore della piastra.
ULD, vista dall'alto e dal basso. Si possono vedere i cristalli di silicio e i resistori. Mentre i moduli SLT avevano resistori sulla superficie superiore, i moduli ULD li avevano sul fondo, il che aumentava la densità e anche il costo.
Nella fotografia qui sotto si vede un cristallo di silicio del modulo ULD, che implementava due diodi. Le dimensioni sono eccezionalmente piccole; per confronto, accanto ci sono cristallini di zucchero. Il cristallo aveva tre connessioni esterne tramite pallini di rame saldati a tre cerchi. I due cerchi inferiori (anodi dei due diodi) erano drogati (aree più scure), mentre il cerchio superiore destro era il catodo, collegato alla base.
Foto di un cristallo di silicio a due diodi accanto a cristalli di zucchero.
Come funziona la memoria su nucleo magnetico
La memoria su nucleo magnetico è stata la forma principale di archiviazione dei dati sui computer dagli anni '50 fino a quando, negli anni '70, non è stata sostituita dai dispositivi di archiviazione a semiconduttore. La memoria era composta da minuscole anelle di ferrite, chiamate nuclei. Gli anelli di ferrite erano disposti in una matrice rettangolare e attraverso ogni anello passavano da due a quattro fili per la lettura e la scrittura delle informazioni. Gli anelli permettevano di memorizzare un bit di informazione. Il nucleo veniva magnetizzato mediante un impulso di corrente attraverso i fili che passano attraverso l'anello di ferrite. La direzione della magnetizzazione di un nucleo poteva essere cambiata inviando un impulso nella direzione opposta.
Per leggere il valore del nucleo, la corrente veniva portata allo stato 0. Se precedentemente il nucleo si trovava nello stato 1, il campo magnetico variabile generava una tensione in uno dei fili che attraversano i nuclei. Ma se il nucleo era già nello stato 0, il campo magnetico non sarebbe cambiato e non ci sarebbe stata tensione nel filo di lettura. Pertanto, il valore del bit nel nucleo veniva letto riportandolo a zero e verificando la tensione sul filo di lettura. Una caratteristica importante della memoria a nuclei magnetici era che il processo di lettura distruggeva il suo valore, quindi il nucleo doveva essere "riscritto".
Usare un filo separato per modificare la magnetizzazione di ogni nucleo era scomodo, ma negli anni '50 fu sviluppata una memoria ferritica che funzionava secondo il principio della corrispondenza dei correnti. Lo schema con quattro fili - X, Y, lettura, messaggio di blocco - divenne standard. La tecnologia sfruttava una particolare proprietà dei nuclei, nota come isteresi: una piccola corrente non influenzava la memoria ferritica, ma una corrente superiore alla soglia magnetizzava il nucleo. Fornendo energia con la metà della corrente necessaria a una linea X e una linea Y, solo il nucleo in cui si incrociavano entrambe le linee riceveva una corrente sufficiente per essere rimagnetizzato, mentre gli altri nuclei rimanevano intatti.
Questa era la memoria IBM 360 Model 50. LVDC e il modello 50 utilizzavano nuclei dello stesso tipo, noti come 19-32, poiché il loro diametro interno era di 19 mil (0.4826 mm) e il diametro esterno era di 32 mil (0.8 mm). In questa foto si può vedere che attraverso ogni nucleo passano tre fili, ma LVDC utilizzava quattro fili.
Nella foto qui sotto è mostrata una matrice rettangolare di memoria LVDC. Questa matrice ha 128 fili X che vanno verticalmente e 64 fili Y che vanno orizzontalmente, con un nucleo a ogni incrocio. L'unico filo di lettura attraversa tutte le condutture parallelamente ai fili a Y. Il filo di scrittura e il filo di blocco attraversano tutte le condutture parallelamente ai fili a X. I fili si incrociano al centro della matrice; questo riduce il rumore indotto, poiché il rumore da una metà neutralizza il rumore dall'altra metà.
Una matrice di memoria ferritica LVDC, contenente 8192 bit. La connessione con altre matrici avviene tramite pin sul lato esterno.
La matrice sopra aveva 8192 elementi, ognuno dei quali memorizzava un bit. Per memorizzare una parola di memoria, più matrici di base venivano sovrapposte, una per ogni bit della parola. I fili X e Y attraversavano a zig-zag tutte le matrici di base. Ogni matrice aveva una linea separata per la lettura e una linea di divieto per la scrittura. La memoria LVDC utilizzava una pila di 14 matrici di base (sotto), memorizzando un "sillabato" di 13 bit insieme a un bit di parità.
La pila LVDC è composta da 14 matrici di base.
La scrittura nella memoria su nuclei magnetici richiedeva ulteriori fili, noti come linee di divieto. Ogni matrice aveva una linea di divieto che attraversava tutti i nuclei in essa. Durante il processo di scrittura, la corrente passava attraverso le linee X e Y, magnetizzando gli anelli selezionati (uno per piano) nello stato 1, mantenendo tutti i 1 nella parola. Per scrivere 0 nelle posizioni del bit, la linea era alimentata da una corrente dimezzata, opposta alla linea X. Di conseguenza, i nuclei rimanevano nel valore 0. Così, la linea di divieto non permetteva al nucleo di capovolgersi a 1. Qualsiasi parola desiderata poteva essere scritta nella memoria attivando le corrispondenti linee di divieto.
Modulo di memoria LVDC
Come è fisicamente progettato il modulo di memoria LVDC? Al centro del modulo di memoria si trova una pila di 14 matrici di memoria ferromagnetica, mostrata in precedenza. È circondata da diverse schede con circuiti per il controllo dei fili X e Y e delle linee di divieto, linee di lettura dei bit, rilevamento degli errori e generazione dei necessari segnali di clock.
In generale, gran parte dei circuiti legati alla memoria si trova nella logica computerizzata LVDC, e non nel modulo di memoria stesso. In particolare, la logica del computer contiene registri per memorizzare indirizzi e parole di dati e per la conversione tra sequenziale e parallelo. Contiene anche un circuito di lettura dalle linee di lettura dei bit, di verifica degli errori e di temporizzazione.
Modulo di memoria con indicazione dei componenti chiave. MIB (Multilayer Interconnection Board) è una scheda a circuito stampato a 12 strati.
Scheda del driver di memoria Y
La parola in memoria sui nuclei magnetici viene selezionata attraversando le linee X e Y corrispondenti attraverso il pacco principale di schede. Iniziamo con la descrizione del circuito del driver Y e di come genera il segnale attraverso una delle 64 linee Y. Invece delle 64 singole catene di driver, il modulo riduce il numero dei circuiti grazie all'uso di 8 driver "alti" e 8 driver "bassi". Questi sono collegati in una configurazione "a matrice", quindi ogni combinazione di driver alti e bassi seleziona righe diverse. In questo modo, gli 8 driver "alti" e 8 driver "bassi" selezionano una delle 64 (8 x 8) linee Y.
La scheda del driver Y (fronte) controlla le linee di selezione Y nel pacco di schede.
Nella foto qui sotto si possono vedere alcuni dei moduli ULD (bianchi) e un paio di transistor (dorati) che controllano le linee di selezione Y. Il modulo "EI" è il cuore del driver: fornisce un impulso di tensione continua (E) o salta un impulso di corrente continua (I) attraverso la linea di selezione. La linea di selezione è controllata attivando il modulo EI in modalità tensione a un'estremità della linea e il modulo EI in modalità corrente all'altra estremità. Il risultato è un impulso con la giusta tensione e corrente, sufficiente per rimaneggiere il nucleo. È richiesto un grande impulso per invertire; l'impulso di tensione è fissato a 17 volt, mentre la corrente varia da 180 mA a 260 mA a seconda della temperatura.
Macrofoto della scheda driver Y, che mostra sei moduli ULD e sei coppie di transistor. Ogni modulo ULD è contrassegnato con il numero di parte IBM, il tipo di modulo (ad es. "EI") e un codice il cui valore non è specificato.
La scheda è anche dotata di moduli di monitoraggio degli errori (ED) che rilevano quando più di una linea di selezione Y viene attivata contemporaneamente. Il modulo ED utilizza una semplice soluzione semi-analogica: somma le tensioni in ingresso utilizzando una rete di resistori. Se la tensione risultante supera la soglia, l'interruttore si attiva.
Sotto la scheda del driver si trova una matrice di diodi, contenente 256 diodi e 64 resistori. Questa matrice converte 8 coppie superiori e 8 coppie inferiori di segnali dalla scheda dei driver in collegamenti con 64 linee Y, che passano attraverso il gruppo principale di schede. Cavi flessibili sopra e sotto la scheda collegano la scheda alla matrice di diodi. Due cavi flessibili a sinistra (non visibili nella foto) e due bus a destra (uno visibile) collegano la matrice di diodi al gruppo di nuclei. Il cavo flessibile visibile a sinistra collega la scheda Y al resto del computer tramite la scheda di I/O, mentre un piccolo cavo flessibile nell'angolo in basso a destra si collega alla scheda del generatore di clock.
Scheda del driver di memoria X
Lo schema per il controllo delle linee X è simile allo schema Y, fatta eccezione per il fatto che ci sono 128 linee X e 64 linee Y. Poiché ci sono il doppio dei cavi X, il modulo ha una seconda scheda di driver X situata sotto di essa. Anche se le schede X e Y hanno componenti identici, il layout è diverso.
Questa scheda e quella simile sotto di essa gestiscono le righe selezionate X nel gruppo di schede con nuclei.
Nella foto qui sotto si può vedere che alcuni componenti della scheda sono stati danneggiati. Uno dei transistor è spostato, il modulo ULD è rotto in due, e un altro è spezzato. Il layout è visibile nel modulo rotto, dove si intravede uno dei minuscoli cristalli di silicio (a destra). In questa foto si possono anche esaminare le tracce dei circuiti conduttori verticali e orizzontali sulla scheda a circuito stampato a 12 strati.
Primo piano della zona danneggiata della scheda
Sotto le schede dei driver X si trova una matrice di diodi X, contenente 288 diodi e 128 resistori. La matrice di diodi X utilizza una topologia diversa dalla scheda di diodi Y, per evitare il raddoppio dei componenti. Come la scheda di diodi Y, anche questa scheda contiene componenti installati verticalmente tra due schede a circuito stampato. Questo metodo è chiamato "cordwood" e permette di compattare i componenti.
Un macro scatto della matrice di diodi X mostra diodi installati verticalmente secondo il metodo cordwood tra 2 schede a circuito stampato. Due schede di driver X sono sopra la scheda di diodi, separate da schiuma di poliuretano. Si noti che le schede a circuito stampato sono posizionate molto vicino tra loro.
Amplificatori di memoria
Nella foto qui sotto è mostrato il circuito amplificatore di lettura. Dispone di 7 canali per leggere 7 bit dallo stack di memoria; il circuito identico qui sotto elabora ulteriori 7 bit, per un totale di 14 bit. L'obiettivo dell'amplificatore di lettura è rilevare un debole segnale (20 millivolt) generato da un nucleo magnetico reversibile e convertirlo in un'uscita a 1 bit. Ogni canale è composto da un amplificatore differenziale e un buffer, seguito da un trasformatore differenziale e da un fissatore di uscita. A sinistra, un cavo flessibile a 28 fili si collega allo stack di memoria, portando entrambe le estremità di ogni filo di lettura al circuito dell'amplificatore, a partire dal modulo MSA-1 (amplificatore di lettura della memoria). I componenti separati sono resistori (cilindri marroni), condensatori (rossi), trasformatori (neri) e transistor (dorati). I bit di dati escono dai circuiti dell'amplificatore di lettura tramite un cavo flessibile a destra.
Il circuito amplificatore di lettura nella parte superiore del modulo di memoria. Questo circuito amplifica i segnali dai fili sensori per creare bit di uscita.
Driver della linea di divieto di scrittura
I driver di divieto vengono utilizzati per la scrittura nella memoria e si trovano sulla parte inferiore del modulo principale. Ci sono 14 linee di divieto, una per ogni matrice nello stack. Per scrivere un 0 bit, il driver di blocco corrispondente viene attivato, e la corrente attraverso la linea di divieto impedisce la commutazione del nucleo su 1. Ogni linea è controllata dai moduli ID-1 e ID-2 (driver della linea di divieto di scrittura) e da una coppia di transistor. Resistenze ad alta precisione da 20,8 ohm sulla parte superiore e inferiore del circuito regolano la corrente di blocco. Un cavo flessibile a 14 fili a destra collega i driver ai 14 fili di divieto nello stack dei circuiti con i nuclei.
Circuito di divieto nella parte inferiore del modulo di memoria. Questo circuito genera 14 segnali di divieto, utilizzati durante la scrittura.
Memoria del driver dell'orologio
Il driver dell'orologio è una coppia di circuiti che generano segnali di sincronizzazione per il modulo di memoria. Non appena il computer inizia un'operazione con la memoria, i vari segnali di sincronizzazione utilizzati dal modulo di memoria vengono generati in modo asincrono dal driver dell'orologio del modulo. I circuiti del driver dell'orologio si trovano nella parte inferiore del modulo, tra lo stack e il circuito di divieto, quindi i circuiti sono poco visibili.
Le schede dei driver di clock si trovano sotto lo stack principale di memoria, ma sopra la scheda di blocco.
I componenti blu della scheda nella foto sopra sono potenziometri multigiro, presumibilmente per regolare il tempo o la tensione. Resistenze e condensatori sono visibili anche sulle schede. Lo schema mostra diversi moduli MCD (Memory Clock Driver), ma non ci sono moduli visibili sulle schede. È difficile dire se questo sia dovuto alla visibilità limitata, a una modifica del circuito o alla presenza di un'altra scheda con questi moduli.
Pannello di I/O della memoria.
L'ultima scheda del modulo di memoria è il pannello di I/O, che distribuisce i segnali tra le schede del modulo di memoria e il resto del computer LVDC. Il connettore verde a 98 pin in basso è collegato al telaio della memoria LVDC, fornendo segnali e alimentazione dal computer. La maggior parte dei connettori in plastica è rotta, rendendo visibili i contatti. La scheda di distribuzione è collegata a questo connettore tramite due cavi flessibili a 49 pin in basso (è visibile solo il cavo frontale). Altri cavi flessibili distribuiscono i segnali alla scheda X-driver (a sinistra), alla scheda Y-driver (a destra), alla scheda dell'amplificatore di lettura (in alto) e alla scheda di interdizione (in basso). 20 condensatori sulla scheda filtrano l'alimentazione fornita al modulo di memoria.
Scheda di I/O tra il modulo di memoria e il resto del computer. Il connettore verde in basso è collegato al computer, e questi segnali vengono inviati tramite cavi piatti ad altre parti del modulo di memoria.
Conclusione
Il modulo di memoria principale LVDC forniva una soluzione di archiviazione compatta e affidabile. Nella metà inferiore del computer potevano essere inseriti fino a 8 moduli di memoria. Questo ha permesso al computer di archiviare 32. 26 parole a 26 bit o 16 kiloword in modalità ridondante ad alta affidabilità "duplex".
Una caratteristica interessante del LVDC era che i moduli di memoria potevano essere specchiati per affidabilità. In modalità "duplex", ogni parola era memorizzata in due moduli di memoria. Se un modulo presentava un errore, la parola corretta poteva essere ottenuta dall'altro modulo. Sebbene ciò garantisse affidabilità, riduceva la capacità di memoria della metà. In alternativa, i moduli di memoria potevano essere utilizzati in modalità "simplex", in cui ogni parola era memorizzata una sola volta.
LVDC poteva contenere fino a otto moduli di memoria del processore centrale
Il modulo di memoria a nuclei magnetici consente di avere una rappresentazione visiva del momento in cui per memorizzare 8 KB era richiesto un modulo di 5 libbre (2,3 kg). Tuttavia, questa memoria era piuttosto avanzata per il suo tempo. Dispositivi simili hanno smesso di essere utilizzati negli anni '70 con l'arrivo delle DRAM a semiconduttore.
Il contenuto della memoria volatile viene conservato quando l'alimentazione viene disattivata, quindi è molto probabile che il modulo conservi ancora il software dall'ultima volta che il computer è stato utilizzato. Sì, potresti trovare qualcosa di interessante anche dopo decenni. Sarebbe curioso tentare di recuperare questi dati, ma il circuito danneggiato crea un problema, quindi il contenuto probabilmente non potrà essere estratto dal modulo di memoria per ancora decenni.
Cosa altro utile si può leggere nel blog
→
→
→
→
→
Iscriviti al nostro -canale, per non perdere il prossimo articolo! Scriviamo non più di due volte a settimana e solo quando necessario. E ricordiamo che Cloud4Y può fornire accesso remoto sicuro e affidabile a applicazioni aziendali e informazioni necessarie per garantire la continuità aziendale. Il lavoro remoto è una barriera in più nella diffusione del coronavirus. Maggiori dettagli sono disponibili presso i nostri manager.
Fonte: habr.com
