ARM ha svelato il suo design di processore più recente — Cortex-A77. Come l'anno scorso con il Cortex-A76, questo core è destinato a compiti di alta gamma negli smartphone e in una vasta gamma di dispositivi. Lo sviluppo mira ad aumentare il numero di istruzioni eseguite per ciclo (IPC). Le frequenze di clock e il consumo energetico sono rimasti a livelli simili a quelli del Cortex-A76.
Attualmente ARM è focalizzata ad aumentare rapidamente le prestazioni dei suoi core. Secondo i suoi piani, a partire dal Cortex-A73 del 2016 e fino al design Hercules del 2020, l'azienda ha intenzione di aumentare la potenza della CPU di 2,5 volte. I passaggi da 16 nm a 10 nm e poi a 7 nm hanno già permesso di innalzare le frequenze di clock, e in combinazione con l'architettura Cortex-A75 e poi Cortex-A76, le stime di ARM indicano un attuale incremento delle prestazioni del 1,8x. Ora, il core Cortex-A77 consentirà, grazie all'aumento dell'IPC, di incrementare ulteriormente le prestazioni del 20% mantenendo la stessa frequenza di clock. Questo rende un incremento di 2,5 volte nel 2020 del tutto fattibile.
Nonostante l'aumento dell'IPC del 20%, secondo le stime di ARM, il consumo energetico dell'A77 non è aumentato. Il compromesso in questo caso è che l'area del chip A77 è circa il 17% più grande di quella dell'A76 a parità di tecnologie. Di conseguenza, il costo di un singolo core aumenterà leggermente. Se si confrontano i risultati di ARM con i leader del settore, è interessante notare che AMD ha raggiunto un aumento dell'IPC del 15% con Zen 2 rispetto a Zen+, mentre il valore dell'IPC dei core Intel è rimasto sostanzialmente invariato per molti anni.
La finestra di esecuzione con modifica della sequenza delle istruzioni (out-of-order window size) è stata aumentata del 25%, fino a 160 unità, permettendo al core di aumentare il parallelismo nei calcoli. Anche nel Cortex-A76 era presente un ampio buffer degli indirizzi di salto (Branch Target Buffer), mentre nel Cortex-A77 è stato ulteriormente aumentato del 33%, fino a 8 KB, consentendo al blocco di previsione dei salti di gestire efficacemente l'aumento delle istruzioni parallele.
Un'ulteriore novità interessante è rappresentata dalla nuova cache di 1,5 Kbyte, in cui sono memorizzate le macrooperazioni (MOP) restituite dal modulo di decodifica. L'architettura del processore ARM decodifica le istruzioni dall'applicazione utente in macrooperazioni più piccole, per poi suddividerle in microoperazioni che vengono inviate al core di esecuzione. La cache MOP è utilizzata per ridurre l'impatto dei rami mancati e dei ripristini, poiché ora le macrooperazioni sono memorizzate in un blocco separato e non richiedono una nuova decodifica, aumentando così la larghezza di banda complessiva del core. In alcuni carichi di lavoro, questo nuovo blocco si rivela un'aggiunta estremamente utile alla cache delle istruzioni standard.
Nel core di esecuzione è stato aggiunto un quarto blocco ALU e un secondo blocco di ramificazioni. Il quarto ALU aumenta la larghezza di banda complessiva del processore di 1,5 volte grazie alla possibilità di eseguire istruzioni a singolo ciclo (come ADD e SUB) e operazioni intere a doppio ciclo come la moltiplicazione. Gli altri due ALU possono elaborare solo istruzioni di base a singolo ciclo, mentre l'ultimo blocco si occupa di operazioni matematiche più complesse, come la divisione, la moltiplicazione con accumulo, ecc. Il secondo blocco di ramificazioni all'interno del core di esecuzione raddoppia il numero di transizioni di ramificazione simultanee con cui il core può lavorare, cosa utile nei casi in cui due delle sei istruzioni inviate riguardano transizioni di ramificazione. I test interni in ARM hanno mostrato un incremento delle prestazioni dovuto all'uso di questo secondo blocco di transizioni.
Tra le altre modifiche al core c'è l'aggiunta di un secondo pipeline per la crittografia AES, l'aumento della larghezza di banda della memoria, un meccanismo di prefetching dati di nuova generazione, che consente di migliorare l'efficienza energetica e al contempo aumentare la larghezza di banda del sistema DRAM, ottimizzazioni nel funzionamento della cache e così via.
Il maggiore aumento è osservato nel Cortex-A77 nelle operazioni intere e nei calcoli in virgola mobile. Questo è confermato dai test interni di ARM in SPEC, che hanno mostrato un aumento delle prestazioni del 20% e del 35% rispettivamente nelle operazioni intere e nei calcoli in virgola mobile. I miglioramenti della larghezza di banda della memoria si attestano attorno al 15-20%. Complessivamente, le ottimizzazioni e le modifiche nel A77 garantiscono una crescita media delle prestazioni del 20% rispetto alla generazione precedente. Grazie a normativi tecnologici più recenti come il 7 nm ULV, possiamo ottenere ulteriori vantaggi nei chip finali.
ARM ha progettato il Cortex-A77 per funzionare in accoppiamento 4+4 big.LITTLE (4 core potenti e 4 core semplici ad alta efficienza energetica). Tuttavia, data l'aumentata area della nuova architettura, molti produttori possono presentare accoppiamenti 1+3+4 o 2+2+4 per risparmiare costi, già ampiamente praticati, dove solo uno o due core saranno dei veri e propri A77 non ridotti.
Fonte: 3dnews.ru
