Alla luce della barriera imminente nella produzione di chip, rappresentata dall'impossibilità di continuare a ridurre la scala dei processi tecnologici, avanza in primo piano il packaging multicristallo. Le prestazioni dei processori del futuro saranno misurate dalla complessità, o meglio, dalla complessità delle soluzioni. Più funzioni saranno assegnate a un piccolo chip del processore, più potente ed efficiente sarà l'intera piattaforma. Il processore stesso diventerà una piattaforma composta da una moltitudine di cristalli eterogenei, collegati tramite un bus ad alta velocità, che non sarà affatto inferiore (in termini di velocità e consumo) rispetto a un singolo cristallo monolitico. In altre parole, il processore diventerà sia la scheda madre che un insieme di schede di espansione, includendo memoria, periferiche e altro.
L'azienda Intel ha già dimostrato l'implementazione di due tecnologie proprietarie per il packaging spaziale di cristalli eterogenei in un unico involucro. Queste sono le tecnologie EMIB e . La prima consiste in ponti-interfaccia integrati nel substrato di montaggio per la disposizione orizzontale dei cristalli, mentre la seconda è un'architettura tridimensionale o stacked dei cristalli che utilizza anche canali verticali di metallizzazione TSV. Grazie alla tecnologia EMIB, l'azienda produce FPGA della generazione Stratix X e processori ibridi Kaby Lake G, mentre la tecnologia Foveros sarà implementata in prodotti commerciali nella seconda metà dell'anno in corso. Ad esempio, sarà utilizzata per la produzione di processori notebook Lakefield.
Senza dubbio, Intel non si fermerà qui e continuerà a sviluppare attivamente tecnologie di packaging progressivo dei cristalli. Anche i concorrenti stanno facendo lo stesso. Sia che Samsung stanno sviluppando tecnologie per il packaging spaziale dei cristalli (chiplet) e intendono continuare a richiamare nuove opportunità a sé.
Di recente, durante la conferenza SEMICON West, Intel ha nuovamente , dichiarando che le sue tecnologie per il packaging multicristallo stanno progredendo rapidamente. Tre tecnologie sono state presentate all'evento, la cui implementazione avverrà a breve. È importante notare che tutte e tre le tecnologie non diventeranno standard industriali. Intel riserva tutte le sue sviluppazioni per sé e le offrirà solo ai clienti per la produzione su contratto.
La prima delle tre nuove tecnologie per l'imballaggio spaziale dei chiplet è Co-EMIB. Essa combina la tecnologia di ponti interfaccia EMIB a basso costo con i chiplet Foveros. Le strutture stacked multi-chip Foveros possono essere collegate tramite link orizzontali EMIB in sistemi complessi senza compromettere la larghezza di banda e le prestazioni. In Intel sostengono che le latenze e la larghezza di banda di tutte le interfacce multi-livello non siano inferiori a quelle di un chip monolitico. In effetti, grazie alla densità di posizionamento massima di chip eterogenei, le prestazioni complessive e l'efficienza energetica della soluzione e delle interfacce saranno addirittura superiori rispetto a una soluzione monolitica.
La tecnologia Co-EMIB sarà utilizzata per la prima volta nella produzione di processori ibridi Intel per il supercomputer Aurora, previsto per la consegna alla fine del 2021 (un progetto congiunto tra Intel e Cray). Il prototipo del processore è stato mostrato a SEMICON West come uno stack di 18 piccoli chip su un grande chip (Foveros), di cui due erano connessi orizzontalmente tramite connessione EMIB.
La seconda delle tre nuove tecnologie per l'imballaggio spaziale dei chip Intel è chiamata Omni-Directional Interconnect (ODI). Questa tecnologia non è altro che l'uso di interfacce EMIB e Foveros per la connessione elettrica orizzontale e verticale dei chip. La decisione di evidenziare ODI come punto a parte è stata determinata dal fatto che l'azienda ha implementato l'alimentazione dei chiplet nello stack tramite connessioni TSV verticali. Questo approccio consentirà una distribuzione più efficiente dell'alimentazione. Inoltre, la resistenza dei canali TSV da 70 micron per l'alimentazione è stata notevolmente ridotta, il che diminuirà il numero di canali necessari per fornire alimentazione e libererà spazio sul chip per i transistor.
Finalmente, Intel ha presentato la terza tecnologia per l'imballaggio spaziale, il'interfaccia cristallo-cristallo MDIO. Si tratta di un bus Advanced Interface Bus (AIB) come livello fisico per lo scambio di segnali intercristallo. In realtà, è la seconda generazione del bus AIB, che Intel sta sviluppando su incarico della DARPA. La prima generazione dell'AIB è stata presentata nel 2017 con la possibilità di trasmettere dati a una velocità di 2 Gb/s per ogni contatto. Il bus MDIO garantirà uno scambio a una velocità di 5,4 Gb/s. Questo collegamento diventerà un concorrente del bus TSMC LIPINCON. La velocità di scambio del LIPINCON è maggiore - 8 Gb/s, ma l'Intel MDIO ha un valore di densità Gbyte/s per millimetro più alto: 200 contro 67, quindi Intel dichiara di aver sviluppato una tecnologia non inferiore a quella della concorrenza.
Fonte: 3dnews.ru
