La progettazione del core del processore Willow Cove si basa su Sunny Cove, il primo core Intel con un design completamente nuovo nell'ultimo quinquennio. Tuttavia, Sunny Cove è stato implementato solo nei processori Ice Lake a 10 nm, mentre i core Willow Cove dovrebbero apparire nei processori Tiger Lake (processo tecnologico 10 nm+). La produzione di massa dei chip Intel a 10 nm è stata rinviata fino alla fine del 2020, quindi gli appassionati delle soluzioni Intel potrebbero dover aspettare un altro anno per aggiornare l'architettura obsoleta.
Ma si scopre che Intel sta lavorando per adattare i core Willow Cove ai propri standard moderni a 14 nm, e questo potrebbe essere implementato nei processori Rocket Lake. Almeno, questo è quanto riportato dall'utente Twitter @chiakokhua, un ingegnere in pensione nel campo del VLSI (processo di creazione di circuiti integrati di grandi dimensioni), che condivide varie notizie riguardanti l'architettura dei processori sul suo profilo.
Here’s the proper translation:
«Chiedo scusa, ho fatto errori copiando le specifiche. RKL-UP3/S dovrebbe essere AVX-512.»
«In termini semplici: RKL = versione a 14nm di TGL, senza iTBT, con IGD indebolita»
«In aggiunta, schema VRM cambiato in SVID.»
— RetiredEngineer® (@chiakokhua)
Ha sottolineato che nella documentazione tecnica di Rocket Lake si descrive essenzialmente come un'adattamento a 14 nm di Tiger Lake, ma con un budget di transistor notevolmente ridotto per la grafica integrata: questa decisione è stata presa dagli ingegneri per liberare spazio per core del processore di dimensioni maggiori. Inoltre, il FIVR (regolatore di tensione completamente integrato) di Tiger Lake sarà sostituito in questo processore con un tradizionale sistema di gestione dell'alimentazione SVID VRM.
Da notizie precedenti, si sa che il chip a 14 nm Rocket Lake-S includerà fino a 8 core del processore, mentre il suo predecessore Comet Lake-S aveva fino a 10 core. Ora è chiaro che il numero ridotto di core sarà probabilmente parzialmente compensato da un guadagno nelle istruzioni eseguite per ciclo (IPC). Questo potrebbe rappresentare il primo grande aumento dell'IPC dai tempi dei processori Skylake.
Fonte: 3dnews.ru
