ARM ha presentato il suo ultimo design per processori: il Cortex-A77. Come il Cortex-A76 dello scorso anno, questo core è destinato a compiti ad alte prestazioni in smartphone e vari dispositivi. Gli sviluppatori puntano a un aumento del numero di istruzioni eseguibili per ciclo (IPC). Le frequenze operative e il consumo energetico sono rimasti circa ai livelli del Cortex-A76.
Attualmente, ARM punta a incrementare rapidamente le prestazioni dei suoi core. Secondo i suoi piani, a partire dal Cortex-A73 del 2016 fino al design Hercules del 2020, l'azienda prevede di aumentare la potenza della CPU di 2,5 volte. I passaggi da 16 nm a 10 nm e poi a 7 nm hanno già permesso di incrementare la frequenza operativa, e, insieme all'architettura Cortex-A75 e successivamente al Cortex-A76, ARM stima che si sia raggiunto un aumento delle prestazioni di 1,8 volte fino ad oggi. Ora, il core Cortex-A77 consentirà, grazie all'aumento dell'IPC, di incrementare ulteriormente le prestazioni del 20% mantenendo la stessa frequenza operativa. Quindi, un incremento di 2,5 volte nel 2020 diventa decisamente realistico.
Nonostante l'aumento dell'IPC del 20%, secondo stime di ARM, il consumo energetico dell'A77 non è aumentato. Il compromesso in questo caso è che l'area del chip A77 è circa il 17% più grande rispetto all'A76 con gli stessi processi tecnologici. Di conseguenza, il costo di ogni singolo core aumenterà leggermente. Se si confrontano i risultati di ARM con i leader del settore, è importante sottolineare che AMD nel Zen 2 ha ottenuto un incremento dell'IPC del 15% rispetto al Zen+, mentre il valore dell'IPC dei core Intel è rimasto sostanzialmente invariato per molti anni.
La finestra di esecuzione con modifica della sequenza di istruzioni (out-of-order window size) è stata aumentata del 25%, fino a 160 unità, permettendo al core di aumentare il parallelismo dei calcoli. Anche nel Cortex-A76 era presente un ampio buffer degli indirizzi di salto (Branch Target Buffer), e nel Cortex-A77 è stato ulteriormente aumentato del 33%, fino a 8 Kbyte, consentendo al blocco di predizione dei salti di gestire efficacemente l'aumento del numero di istruzioni parallele.
Un'ulteriore novità interessante è rappresentata dal nuovissimo cache da 1,5 KB, in cui sono memorizzate le macrooperazioni (MOP) restituite dal modulo di decodifica. L'architettura del processore ARM decodifica le istruzioni dall'applicazione utente in macrooperazioni più piccole e poi le suddivide in microoperazioni, che vengono quindi inviate al core di esecuzione. La cache MOP viene utilizzata per ridurre l'impatto dei salti e dei reset mancati, poiché ora le macrooperazioni sono memorizzate in un blocco separato e non richiedono una decodifica ripetuta — aumentando così la capacità complessiva del core. In alcuni carichi di lavoro, il nuovo blocco è un'aggiunta estremamente utile alla cache delle istruzioni standard.
Nel core di esecuzione è stato aggiunto un quarto blocco ALU e un secondo blocco di branching. Il quarto ALU aumenta la capacità complessiva del processore di 1,5 volte grazie alla possibilità di eseguire istruzioni a ciclo singolo (come ADD e SUB) e operazioni intere a ciclo doppio come la moltiplicazione. Gli altri due ALU possono gestire solo le istruzioni di base a ciclo singolo, mentre l'ultimo blocco si occupa di operazioni matematiche più complesse, come la divisione, la moltiplicazione accumulativa, ecc. Il secondo blocco di branching all'interno del core di esecuzione raddoppia il numero di salti branch simultanei che il core può gestire, il che è utile nei casi in cui due delle sei istruzioni inviate riguardino salti branch. I test interni in ARM hanno mostrato un guadagno in prestazioni dall'utilizzo di questo secondo blocco di salti.
Tra le altre modifiche del kernel ci sono l'aggiunta di un secondo pipeline di crittografia AES, un aumento della larghezza di banda della memoria, un migliorato meccanismo di prefetching di nuova generazione che consente di aumentare l'efficienza energetica e nello stesso tempo incrementare la capacità del sistema DRAM, ottimizzazione del funzionamento della cache e così via.
Il maggiore incremento è osservato nel Cortex-A77 per le operazioni intere e i calcoli in virgola mobile. Questo è confermato dai test interni di ARM in SPEC, che hanno mostrato un aumento delle prestazioni del 20% e del 35% rispettivamente per le operazioni intere e i calcoli in virgola mobile. I miglioramenti della larghezza di banda della memoria si collocano tra il 15% e il 20%. In generale, le ottimizzazioni e le modifiche nel A77 portano a una crescita media del 20% delle prestazioni rispetto alla generazione precedente. Grazie a norme tecnologiche più recenti come i 7 nm ULV, possiamo ottenere ulteriori vantaggi nei chip finali.
ARM ha sviluppato il Cortex-A77 per lavorare in configurazioni 4+4 big.LITTLE (4 core potenti e 4 core semplici ed energeticamente efficienti). Tuttavia, considerando l'aumento dell'area della nuova architettura, molti produttori potrebbero introdurre configurazioni 1+3+4 o 2+2+4 per risparmiare, dove solo uno o due core saranno veri A77 non ridotti.
Fonte: 3dnews.ru
