Il progetto Libre-SOC, che sta sviluppando un chip aperto con architettura ibrida in stile CDC 6600, in cui, per ridurre le dimensioni e la complessità del chip, le istruzioni CPU, VPU e GPU non sono separate e offerte in un unico ISA , ha raggiunto la fase di trasferimento del primo campione di prova alla produzione. Il progetto è stato originariamente sviluppato con il nome Libre RISC-V, ma è stato ribattezzato Libre-SOC dopo la decisione di sostituire RISC-V con l'architettura del set di istruzioni OpenPOWER 3.0 (ISA).
Il progetto mira a creare un sistema su un chip (SoC) completo, completamente aperto e privo di royalty che possa essere utilizzato in computer a scheda singola, netbook e vari dispositivi portatili. Oltre alle istruzioni specifiche della CPU e ai registri di uso generale, Libre-SOC offre la capacità di eseguire operazioni vettoriali e calcoli specializzati tipici di VPU e GPU in un unico blocco funzionale del processore. Il chip utilizza l'architettura del set di istruzioni OpenPOWER, l'estensione Simple-V con istruzioni per la vettorizzazione e l'elaborazione parallela dei dati, nonché istruzioni specializzate per la conversione ARGB e operazioni 3D comuni.
Le istruzioni della GPU sono focalizzate sull'uso con l'API grafica Vulkan e la VPU sull'accelerazione della conversione YUV-RGB e della decodifica di MPEG1/2, MPEG4 ASP (xvid), H.264, H.265, VP8, VP9, AV1, MP3 , AC3, formati Vorbis e Opus. È in fase di sviluppo un driver gratuito per Mesa che utilizza le funzionalità di Libre-SOC per fornire un'implementazione software con accelerazione hardware dell'API grafica Vulkan. Ad esempio, gli shader Vulkan possono essere tradotti utilizzando un motore JIT per essere eseguiti utilizzando istruzioni specializzate disponibili in Libre-SOC.
Nel prossimo prototipo di test, si prevede di implementare l'estensione SVP64 (Variable-length Vectorization), che consentirà di utilizzare Libre-SOC come processore vettoriale (oltre ai 32 registri a 64 bit per uso generale, saranno forniti 128 registri per calcoli vettoriali). Il primo prototipo include un solo core che funziona a 300 MHz, ma entro due anni si prevede di rilasciare una versione a 4 core, poi una versione a 8 core e, a lungo termine, una versione a 64 core.
Il primo lotto del chip sarà prodotto da TSMC utilizzando la tecnologia di processo a 180 nm. Tutti gli sviluppi del progetto sono distribuiti con licenze gratuite, inclusi file in formato GDS-II con una descrizione della topologia completa del chip, sufficiente per avviare la propria produzione. Libre-SOC sarà il primo chip completamente indipendente basato sull'architettura Power non prodotto da IBM. Lo sviluppo ha utilizzato il linguaggio di descrizione hardware nMigen (HDL basato su Python, senza utilizzare VHDL e Verilog), le librerie di celle standard FlexLib del progetto Chips4Makers e il toolkit Coriolis2 VLSI gratuito per la conversione da HDL a GDS-II.
Lo sviluppo di Libre-SOC è stato finanziato dalla Fondazione NLnet, che ha stanziato 400mila euro per creare un chip completamente aperto come parte di un programma per creare soluzioni tecniche fondamentali verificabili e affidabili. Il chip ha una dimensione di 5.5x5.9 mm e comprende 130mila porte logiche. È costituito da quattro moduli SRAM da 4KB e un'unità PLL (phase-locked loop) da 300 MHz.
Fonte: opennet.ru