Alla luce della crescente barriera nella produzione di chip, rappresentata dall'impossibilità di continuare a ridurre le dimensioni dei processi tecnologici, la packaging multi-chip dei cristalli emerge come una priorità. Le prestazioni dei processori futuri saranno misurate dalla complessità, o meglio, dalla complessità delle soluzioni. Maggiore sarà il numero di funzioni assegnate a un piccolo chip del processore, più potente ed efficiente sarà l'intera piattaforma. Inoltre, il processore stesso diventerà una piattaforma composta da diversi cristalli eterogenei, collegati tramite un bus ad alta velocità, che non sarà inferiore (in termini di velocità e consumo) a un solo cristallo monolitico. In altre parole, il processore diventerà sia la scheda madre che una serie di schede di espansione, inclusa la memoria, le periferiche e altro.
L'azienda Intel ha già dimostrato l'implementazione di due tecnologie proprietarie per l'imballaggio spaziale di cristalli diversi in un unico contenitore. Queste tecnologie sono EMIB e . La prima consiste in ponti d'interfaccia incorporati nel substrato di montaggio per la disposizione orizzontale dei cristalli, mentre la seconda è una disposizione tridimensionale o impilata dei cristalli che utilizza, tra l'altro, canali verticali di metallizzazione TSV (Through-Silicon Vias). Con la tecnologia EMIB, l'azienda produce FPGA della generazione Stratix X e processori ibridi Kaby Lake G, e la tecnologia Foveros sarà implementata in prodotti commerciali nella seconda metà di quest'anno. Ad esempio, sarà utilizzata per realizzare processori per laptop Lakefield.
Senza dubbio, Intel non si fermerà qui e continuerà a sviluppare attivamente tecnologie di imballaggio avanzato dei cristalli. Anche i concorrenti stanno seguendo questa strada. Sia che Samsung stanno sviluppando tecnologie per l'imballaggio spaziale di cristalli (chiplet) e intendono continuare a sfruttare le nuove opportunità.
Recentemente, durante la conferenza SEMICON West, Intel ha di nuovo , che le sue tecnologie per l'imballaggio multi-chip stanno avanzando a buoni ritmi. Durante l'evento sono state presentate tre tecnologie, la cui realizzazione avverrà a breve. Va detto che tutte e tre le tecnologie non diventeranno standard industriali. Intel conserva tutte le proprie innovazioni e le offre solamente ai clienti per la produzione su contratto.
La prima delle tre nuove tecnologie per l'imballaggio spaziale dei chiplet è stata dichiarata Co-EMIB. Questa combina la tecnologia dei ponti d'interfaccia a basso costo EMIB con chiplet Foveros. Le strutture impilate multi-chip Foveros possono essere collegate tramite link orizzontali EMIB in sistemi complessi senza compromettere la larghezza di banda e le prestazioni. In Intel sostengono che le latenze e la larghezza di banda di tutte le interfacce multi-livello non saranno inferiori a quelle di un cristallo monolitico. Infatti, grazie alla densità massima di disposizione dei cristalli eterogenei, le prestazioni complessive e l'efficienza energetica della soluzione e delle interfacce saranno persino superiori a quelle di una soluzione monolitica.
La tecnologia Co-EMIB potrebbe essere realizzata per la produzione di processori ibridi Intel destinati al supercomputer Aurora, previsto per la consegna alla fine del 2021 (un progetto congiunto tra Intel e Cray). Il prototipo del processore è stato mostrato a SEMICON West come uno stack di 18 piccoli cristalli su un singolo grande cristallo (Foveros), dove una coppia era collegata orizzontalmente tramite connessione EMIB.
La seconda delle tre nuove tecnologie di imballaggio spaziale dei chip di Intel si chiama Omni-Directional Interconnect (ODI). Questa tecnologia non è altro che l'uso delle interfacce EMIB e Foveros per il collegamento elettrico orizzontale e verticale dei cristalli. L'importanza di ODI come punto separato deriva dal fatto che l'azienda ha implementato l'alimentazione dei chiplet nello stack tramite collegamenti verticali TSV. Questo approccio consentirà una distribuzione efficace dell'alimentazione. Inoltre, la resistenza dei canali TSV da 70 micrometri per l'alimentazione è stata sostanzialmente ridotta, il che diminuirà il numero di canali necessari per l'alimentazione e libererà spazio sul cristallo per transistor (ad esempio).
Infine, Intel ha presentato la tecnologia di interconnessione tra chip MDIO per l'imballaggio tridimensionale. Si tratta di un bus Advanced Interface Bus (AIB) di livello fisico per lo scambio di segnali tra chip. In realtà, questo è la seconda generazione del bus AIB, sviluppato da Intel su richiesta della DARPA. La prima generazione AIB è stata introdotta nel 2017, con la possibilità di trasmettere dati a una velocità di 2 Gbps per contatto. Il bus MDIO garantirà uno scambio a una velocità di 5,4 Gbps. Questo link diventerà un concorrente del bus TSMC LIPINCON. La velocità di scambio di LIPINCON è maggiore – 8 Gbps, ma Intel MDIO ha una densità più alta di Gbyte/s per millimetro: 200 contro 67, quindi Intel dichiara di aver sviluppato una soluzione che è all'altezza dei concorrenti.
Fonte: 3dnews.ru
