Come sapete, il curatore dell'interfaccia PCI Express, il gruppo interindustriale PCI-SIG, ha fretta di recuperare il lungo ritardo rispetto al programma nel portare sul mercato una nuova versione del bus PCI Express utilizzando le specifiche della versione 5.0. La versione finale delle specifiche PCIe 5.0 è stata approvata da questo e nel nuovo anno dovrebbero apparire sul mercato dispositivi con supporto per il bus aggiornato. Ricordiamo che, rispetto a PCIe 4.0, la velocità di trasferimento lungo la linea PCIe 5.0 raddoppierà arrivando a 32 gigatransazioni al secondo (32 GT/s).
Le specifiche sono specifiche, ma per l'implementazione pratica della nuova interfaccia sono necessari silicio e blocchi funzionanti per la concessione di licenze a sviluppatori di controller di terze parti. Una di queste decisioni ieri e oggi in una conferenza a Taipei aziende Astera Labs, Synopsys e Intel. Si sostiene che questa sia la prima soluzione completa completamente pronta per l'implementazione nella produzione e per la licenza.
La piattaforma mostrata a Taiwan utilizza il chip di pre-produzione di Intel, il controller Synopsys DesignWare e il livello fisico PCIe 5.0 dell'azienda, che può essere acquistato su licenza, nonché i timer di Astera Labs. I retimer sono chip che ripristinano l'integrità degli impulsi di clock in presenza di interferenze o in caso di segnale debole.
Come puoi immaginare, all'aumentare della velocità di trasmissione dei dati su una linea, l'integrità del segnale tende a zero man mano che le linee di comunicazione si allungano. Ad esempio, secondo le specifiche della linea PCIe 4.0, il raggio di trasmissione senza l'utilizzo di connettori sulla linea è di soli 30 cm, per la linea PCIe 5.0 questa distanza sarà ancora più breve e anche a tale distanza è necessario includere temporizzatori nel circuito del controller. Astera Labs è riuscita a sviluppare retimer in grado di funzionare sia nell'interfaccia PCIe 4.0 che come parte dell'interfaccia PCIe 5.0, come dimostrato alla conferenza.
Fonte: 3dnews.ru