Pochi sanno che l'architettura del processore ARC è una delle architetture più diffuse insieme a ARM, MIPS e x86. Sviluppata negli anni '80, l'architettura ARC è utilizzata in vari microcontrollori per una vasta gamma di prodotti ad alta tecnologia, e ogni anno vengono realizzati circa di dispositivi.
Recentemente, la corporation Synopsys ha annunciato una nuova generazione di nuclei di processori ARC a 32 e 64 bit, promettendo di triplicare le prestazioni rispetto ai predecessori e di permettere la costruzione di sistemi su chip con 12 nuclei. In questo modo, i nuovi nuclei consentiranno a Synopsys di competere con ARM in diverse nuove direzioni.
«Le applicazioni integrate come i controller per le unità a stato solido o per le attrezzature di rete stanno diventando sempre più complesse, richiedendo un notevole incremento delle prestazioni con consumo energetico e dimensioni limitati», ha dichiarato John Koeter, vicepresidente senior per marketing e strategia di proprietà intellettuale in Synopsys. «Con il lancio della nuova architettura ARCv3 e dei core ARC HS5x e HS6x, gli sviluppatori potranno soddisfare le crescenti esigenze di prestazioni dei loro SoC oggi e nel futuro».
Le nuove famiglie di processori Synopsys DesignWare ARC includono nuclei a 32 bit e nuclei a 64 bit . I processori appena annunciati sono destinati a una vasta gamma di applicazioni, come i controller per unità a stato solido (SSD), controller di rete, sistemi di pilota automatico per veicoli, sistemi informatici per automobili e molti altri. Considerando le crescenti esigenze di capacità di memoria, gli ARC HD6x a 64 bit consentiranno di creare sistemi con 4,5 Pbyte di DRAM, mentre i dispositivi basati su ARC HD5x dovranno limitarsi a capacità inferiori. Tuttavia, i reali volumi di memoria supportata saranno probabilmente dettati dal sistema operativo utilizzato, mentre i vantaggi visibili delle CPU a 64 bit includeranno una pipeline più ampia e un maggior numero di registri.
Per quanto riguarda le architetture DesignWare ARC HS5x e DesignWare ARC HS6x, esse supportano il set di istruzioni ARCv3, che può essere esteso con le istruzioni APEX (ARC Processor EXtensions), qualora uno dei clienti necessiti di qualcosa di specifico. Inoltre, l'ARC HS57D è dotato di un processore digitale ARCv3DSP che supporta 150 istruzioni. I nuovi nuclei hanno una profondità di pipeline di 10 stadi, possono eseguire due istruzioni per ciclo e sono dotati di un modulo a virgola mobile a 128 bit. Inoltre, le versioni più avanzate dei nuclei supportano la cache di secondo livello (L2) con una capacità fino a 16 MB.
Per quanto riguarda le prestazioni, Synopsys dichiara 3 DMIPS per MHz nei calcoli interi e 5,1 CoreMark per MHz, che è piuttosto buono per core miniaturizzati con un consumo energetico minimo. Pertanto, 3 DMIPS per MHz è superiore a quello di processori piuttosto potenti. , mentre 5,1 CoreMark per MHz è superiore a qualsiasi altro.
I nuclei di processore Synopsys DesignWare ARC HS5x e HS6x | |||||
| HS5x | HS6x | ||||
| HS56 | HS57D | HS58 | HS66 | HS68 | |
| Set di istruzioni | ARCv3 | ||||
| Istruzioni APEX | Supportati | ||||
| Profondità | 32 bit | 64 bit | |||
| Istruzioni per ciclo | 2 | ||||
| Profondità di pipeline | 10 stadi | ||||
| DSP | — | ARCv3DSP 150 istruzioni | — | — | — |
| Precisione FPU | FP16, FP32, FP64 | ||||
| Cluster di processore | 12 core | ||||
| Acceleratori nel cluster | 16 acceleratori | ||||
| L1 | Cache istruzioni + Cache dati | ||||
| L2 | — | — | 16 MB | — | 16 MB |
| Massima capacità di memoria | 64 GB (dipende dal sistema operativo) | 4,5 Petabyte | |||
| Frequenza (su processo 16FFC) | 1,8 GHz | ||||
| DMIPS | 5400 DMIPS per nucleo / 3 DMIPS per MHz | ||||
| CoreMark | 9180 CoreMark per nucleo / 5,1 CoreMark per MHz | ||||
Una delle caratteristiche principali della nuova famiglia DesignWare ARC HS5x e DesignWare ARC HS6x è la possibilità di creare sistemi su chip (system-on-chip, SoC) con 12 nuclei di processore generali e 16 acceleratori specializzati. Ogni nucleo/acceleratore in tale processore opera a una propria frequenza di clock e utilizza un proprio sistema di alimentazione per massimizzare l'efficienza energetica. Insieme ai nuovi nuclei, Synopsys offre anche una connessione coerente a livello di chip con una velocità di trasferimento dati di 800 GB/s.
Sistemi SoC basati sull'architettura ARC non sono molto comuni oggi, ma considerando i processori promettenti per sistemi di guida autonoma, storage, gestione dei flussi di dati, multi-core e vari tipi di acceleratori, saranno molto utili. Questo permetterà a Synopsys di competere con i core ARM per una posizione nei SoC per le applicazioni indicate, cosa che non è mai accaduta prima. I core DesignWare ARC HS5x e DesignWare ARC HS6x hanno già attirato l'interesse del produttore di SSD Starblaze.
«Gli sviluppatori di soluzioni integrate ad alte prestazioni si trovano ad affrontare costantemente nuove sfide nel raggiungimento di elevate prestazioni utilizzando grandi quantità di memoria, con vincoli di consumo energetico e dimensioni», ha detto Bruce Cheng, Chief Scientist di Starblaze. «Le capacità dei nuovi processori a 32 bit ARC HS5x e dei processori a 64 bit HS6x di Synopsys in termini di multithreading ci consentiranno di raggiungere un nuovo livello di efficienza energetica non offerto da altri processori attualmente disponibili sul mercato».
Synopsys inizierà a offrire i core ARC HS56, HS57D, HS58, HS66, HS68, insieme alle loro versioni multi-core HS56MP, HS57DMP, HS58MP, HS66MP, HS68MP, a partire dal terzo trimestre del 2020. Inoltre, l'azienda fornirà il pacchetto ARC MetaWare Development Toolkit per la creazione di chip basati su questi core, insieme a un simulatore e un verificatore per controllare il funzionamento del SoC prima della realizzazione in silicio. Per quanto riguarda il supporto da parte dei sistemi operativi, i nuovi core saranno compatibili con diverse distribuzioni di Linux, Zephyr, e vari sistemi operativi proprietari.
Fonte: 3dnews.ru
