Stai attento, ARM? I nuovi core Synopsys ARC a 64 bit triplicheranno le prestazioni

Poche persone sanno che l'architettura del processore ARC è una delle architetture più comuni insieme ad ARM, MIPS e x86. Sviluppata negli anni '1980, l'architettura ARC viene utilizzata in una varietà di microcontrollori per un'ampia gamma di prodotti high-tech e ogni anno circa 1,5 miliardi dispositivi.

Recentemente, Synopsys Corporation ha annunciato una nuova generazione di core di processore ARC a 32 e 64 bit, che promettono di triplicare le prestazioni rispetto ai loro predecessori e consentiranno inoltre di realizzare sistemi su chip con 12 core. Pertanto, i nuovi core consentiranno a Synopsys di competere con ARM in una serie di nuove aree.

"Le applicazioni integrate come i controller SSD o le reti stanno diventando sempre più complesse, richiedendo significativi miglioramenti delle prestazioni con potenza e dimensioni limitate", ha affermato John Koeter, vicepresidente senior della strategia di marketing e proprietà intellettuale di Synopsys. “Con il rilascio della nuova architettura ARCv3 e dei core ARC HS5x e HS6x, i progettisti saranno in grado di soddisfare le crescenti richieste di prestazioni dei loro SoC oggi e in futuro”.

Le nuove famiglie di processori Synopsys DesignWare ARC includono core a 32 bit HS56/HS57D/HS58 e kernel a 64 bit HS66/HS68. I processori appena annunciati sono destinati a un'ampia gamma di applicazioni come controller di unità a stato solido (SSD), controller di rete, piloti automatici di veicoli, sistemi di infotainment automobilistici e molti altri. Tenendo conto delle crescenti esigenze di RAM, ARC HD64x a 6 bit consentirà di creare sistemi con 4,5 PB di DRAM, mentre i dispositivi basati su ARC HD5x dovranno limitarsi a volumi più piccoli. Tuttavia, la quantità effettiva di RAM supportata sarà molto probabilmente dettata dal sistema operativo utilizzato, e i vantaggi visibili delle CPU a 64 bit saranno dettati da una pipeline più ampia e da un file di registro più grande.

Per quanto riguarda le architetture DesignWare ARC HS5x e DesignWare ARC HS6x, supportano il set di istruzioni ARCv3, che può essere esteso con istruzioni APEX (ARC Processor EXtensions) se alcuni client necessitano di qualcosa di specifico. Inoltre, l'ARC HS57D è dotato di un processore di segnale digitale ARCv3DSP con supporto per 150 comandi. I nuovi core hanno una profondità di pipeline di 10 stadi, possono eseguire due istruzioni per ciclo di clock e sono inoltre dotati di un'unità in virgola mobile a 128 bit. Allo stesso tempo, le versioni più avanzate dei kernel supportano una cache di secondo livello (L2) fino a 16 MB.

Parlando di prestazioni, Synopsys dichiara 3 DMIPS per MHz nei calcoli interi, così come 5,1 CoreMark per MHz, che è molto buono per i core miniaturizzati con un consumo energetico minimo. Pertanto, 3 DMIPS per MHz sono superiori a quelli di processori abbastanza potenti Cortex-A55, mentre 5,1 CoreMark per MHz è superiore a qualsiasi altro Processore ARM per microcontrollori.

Core del processore Synopsys DesignWare ARC HS5x e HS6x
	HS5x			HS6x
	HS56	HS57D	HS58	HS66	HS68
Insieme di comandi	ARCv3
Istruzioni APEX	Supportato
capacità	32 bit			64 bit
Istruzioni per ciclo	2
Lunghezza del trasportatore	Passaggi 10
DSP	-	ARCv3DSP 150 istruzioni	-	-	-
Precisione dell'FPU	PQ16, PQ32, PQ64
Cluster di processori	12 core
Acceleratori per cluster	16 booster
L1	Cache delle istruzioni + Cache dei dati
L2	-	-	16 MB	-	16 MB
Memoria massima	64 GB (a seconda del sistema operativo)			4,5 petabyte
Frequenza (a t/p 16FFC)	1,8 GHz
DMIPS	5400 DMIPS per core / 3 DMIPS per MHz
Core Mark	9180 CoreMark per core / 5,1 CoreMark per MHz

Una delle caratteristiche principali della nuova famiglia DesignWare ARC HS5x e DesignWare ARC HS6x è la capacità di creare system-on-chip (SoC) con 12 core di processore per uso generale e 16 acceleratori specializzati. Ciascun core/acceleratore di un processore di questo tipo funziona alla propria velocità di clock e utilizza il proprio sottosistema di alimentazione per massimizzare l'efficienza energetica. Insieme ai nuovi core, Synopsys offre anche una connessione cache coerente su chip con una velocità di trasferimento dati di 800 GB/s.

Questo tipo di SoC basato sull'architettura ARC non è molto comune oggi, ma tenendo conto dei promettenti processori per sistemi di pilota automatico, archiviazione dati, controllo del flusso di dati, multi-core e vari tipi di acceleratori torneranno molto utili. Quest'ultimo consentirà a Synopsys di competere con i core ARM per lo spazio nel SoC per queste applicazioni, cosa mai accaduta prima. Pertanto, il produttore di SSD Starblaze si è già interessato ai cores DesignWare ARC HS5x e DesignWare ARC HS6x.

"Gli sviluppatori embedded ad alte prestazioni affrontano continuamente nuove sfide per ottenere prestazioni elevate con grandi quantità di memoria e vincoli di potenza e dimensioni", ha affermato Bruce Cheng, capo scienziato di Starblaze. "Le funzionalità multi-core dei nuovi processori ARC HS32x a 5 bit e HS64x a 6 bit di Synopsys ci consentiranno di raggiungere nuovi livelli di efficienza energetica non offerti da altri processori attualmente sul mercato."

Synopsys inizierà a offrire i core ARC HS56, HS57D, HS58, HS66, HS68, nonché le versioni multiprocessore HS56MP, HS57DMP, HS58MP, HS66MP, HS68MP, a partire dal terzo trimestre del 2020. Inoltre, l'azienda offrirà l'ARC MetaWare Development Toolkit per la creazione di chip basati su questi core, nonché un simulatore e un verificatore per verificare la funzionalità del SoC prima dell'implementazione nel silicio. Per quanto riguarda il supporto dei sistemi operativi, i nuovi kernel saranno compatibili con numerose distribuzioni Linux, Zephyr, nonché con vari tipi di sistemi operativi proprietari.

Fonte: 3dnews.ru