La documentazione tecnica ha chiarito il layout del Ryzen 4000: due CCD, un CCX in CCD, 32 MB L3 in CCX

Ieri sera è apparso su Internet un documento tecnico che descrive alcune delle caratteristiche dei processori Ryzen 4000 previsti basati sulla microarchitettura Zen 3. In generale, non ha portato alcuna rivelazione speciale, ma ha confermato molte delle ipotesi fatte in precedenza .

La documentazione tecnica ha chiarito il layout del Ryzen 4000: due CCD, un CCX in CCD, 32 MB L3 in CCX

Secondo la documentazione, i processori Ryzen 4000 (nome in codice Vermeer) manterranno il layout del chiplet introdotto nei loro predecessori della generazione Zen 2. I futuri processori di massa, come avveniva in precedenza, avranno un chiplet I/O e uno o due CCD ( Core Complex Die) - chiplet contenenti core di calcolo.

La differenza fondamentale tra i processori Zen 3 sarà la struttura interna del CCD. Mentre attualmente ogni CCD contiene due CCX quad-core (Core Complex), ciascuno dei quali ha il proprio segmento di cache L3 da 16 MB, i chiplet Ryzen 4000 saranno costituiti da un CCX a otto core. Il volume della cache L3 in ogni CCX verrà aumentato da 16 a 32 MB, ma ciò ovviamente non comporterà una variazione nella capacità totale della memoria cache. I processori Ryzen serie 4000 a otto core, che ora avranno un chiplet CCD, riceveranno una cache L32 da 3 MB, mentre le CPU a 16 core con due chiplet CCD avranno una cache L64 da 3 MB, composta da due segmenti.

La documentazione tecnica ha chiarito il layout del Ryzen 4000: due CCD, un CCX in CCD, 32 MB L3 in CCX

Non è necessario aspettarsi cambiamenti nel volume della cache L2: ogni core del processore avrà 512 KB di cache di secondo livello.

Tuttavia, l’ampliamento del CCX avrà un evidente impatto sulle prestazioni. Ciascuno dei core di Zen 3 avrà accesso diretto a una porzione più ampia della cache L3 e, inoltre, più core saranno in grado di comunicare direttamente, bypassando Infinity Fabric. Ciò significa che Zen XNUMX ridurrà la latenza della comunicazione inter-core e ridurrà l'impatto sulle prestazioni della larghezza di banda limitata del bus Infinity Fabric del processore, il che significa che l'indicatore IPC (istruzioni eseguite per clock) alla fine aumenterà.

Allo stesso tempo, non stiamo parlando di un aumento del numero di core nei processori consumer. Il numero massimo di chiplet CCD nel Ryzen 4000 sarà limitato a due, quindi il numero massimo di core nel processore non potrà superare 16.

La documentazione tecnica ha chiarito il layout del Ryzen 4000: due CCD, un CCX in CCD, 32 MB L3 in CCX

Inoltre, non sono previsti cambiamenti fondamentali con il supporto della memoria. Come segue dal documento, la modalità massima ufficialmente supportata per Ryzen 4000 rimarrà DDR4-3200.

La documentazione non fornisce alcun dettaglio sulla composizione della gamma di modelli e sulle frequenze dei processori in essa contenuti. Informazioni più dettagliate si sapranno presumibilmente l'8 ottobre, quando AMD terrà un evento speciale dedicato ai processori Ryzen 4000 e alla microarchitettura Zen 3.

Fonte:



Fonte: 3dnews.ru

Aggiungi un commento