È stato pubblicato il rilascio della suite di utilità di sistema GNU Binutils 2.43, che comprende programmi come GNU linker, GNU assembler, nm, objdump, strings, strip.
Nella nuova versione:
- Nel GNU assembler è stata aggiunta la supporto della direttiva «.base64» per rappresentare i dati binari come stringhe in codifica base64. È stata implementata la possibilità di utilizzare la sintassi «\+» nei macro e all'interno delle direttive .irp, .irpc e .rept per definire il numero di esecuzioni del macro.
- È stata aggiunta la supporto per le istruzioni CFCMOV, NF, CCMP e CTEST, definite nel set di istruzioni Intel APX.
- È stata aggiunta la supporto per l'architettura 'armv9.5-a', così come per le estensioni LUT e LUTv2 (AArch64 Lookup Table Extension).
- È stata aggiunta la supporto per le estensioni RISC-V: XSfCease, Zacas, Zcmp, Zfbfmin, Zvfbfmin, Zvfbfwma, Smcsrind, Sscsrind, XCvMem, XCvBi e XCvElw.
- Nel linker sono state aggiunte opzioni: «—rosegment» (usando l'opzione «-z separate-code» crea un segmento in modalità di sola lettura anziché due), «—section-ordering-file » (mappatura delle sezioni di input e output) e «—plugin-save-temps» (salvataggio dei file temporanei dai plugin). Per le architetture AArch64 e LoongArch è stata implementata la supporto per il formato di imballaggio dei trasferimenti di indirizzi DT_RELR (relocation), che consente di ridurre le dimensioni delle informazioni sui trasferimenti relativi in oggetti condivisi e file eseguibili.
- Nell'utility readelf è stata fornita la visualizzazione dei dettagli sui trasferimenti di indirizzi (DT_RELR). È stata aggiunta l'opzione «-j» («—display-section») per visualizzare il contenuto della sezione specificata per nome o indice. Nella visualizzazione del contenuto della sezione «.eh_frame» è fornita la visualizzazione della sezione «.eh_frame_hdr» se presente.
- Nell'utility gprofng è stato aggiunto il supporto iniziale per l'architettura RISC-V. Il codice è stato rivisto per lavorare con i contatori degli eventi hardware. Sono stati implementati eventi specifici per i processori AMD ZEN3, AMD ZEN4 e Intel Ice Lake, così come eventi standard per i processori ARM.
Fonte: opennet.ru
