Dopo 11 mesi di sviluppo, \u00e8 stata pubblicata la versione del hypervisor open source Xen 4.18. Hanno partecipato allo sviluppo di questa nuova release aziende come Amazon, Arm, Bitdefender, Citrix, EPAM Systems e AMD. La formazione degli aggiornamenti per la versione Xen 4.18 continuer\u00e0 fino al 16 maggio 2025, mentre la pubblicazione delle patch di sicurezza si protrarr\u00e0 fino al 16 novembre 2026. <\/p>\n
Modifiche principali in Xen 4.18: <\/p>\n
\n
Sono state aggiunte le prime implementazioni dei port per le architetture RISC-V e Power (ppc64le). Sono stati implementati ambienti per il test dei port RISC-V e Power nel sistema di integrazione continua GitLab CI.\n
Nel funzionamento su sistemi ARM64, la sottosistema di memoria di Xen tiene conto delle peculiarit\u00e0 dell'architettura ARM. \u00c8 stato aggiunto il supporto sperimentale per le istruzioni vettoriali SVE (Scalable Vector Extension). \u00c8 stato introdotto il framework di firmware Arm per l'architettura ARM A-profile (ARM Application-profile, FF-A). \u00c8 stata aggiunta la possibilit\u00e0 sperimentale di aggiungere e rimuovere dinamicamente nodi nell'albero dei dispositivi Xen tramite file .dtbo.\n
Nei sistemi con processori Intel, il parametro MSR_ARCH_CAPS \u00e8 ora visibile nei sistemi guest e pu\u00f2 essere configurato tramite il file di configurazione della macchina virtuale. Nei processori rilasciati dal 2019 in poi, il parametro MSR_ARCH_CAPS consente di scoprire quali correzioni hardware relative alle vulnerabilit\u00e0 legate all'esecuzione speculativa delle istruzioni sono state applicate.\n
\u00c8 stato aggiunto il supporto per l'estensione CPUID_USER_DIS (CPUID Faulting), introdotta nella quarta generazione di processori AMD EPYC per gestire la visibilit\u00e0 dei dati CPUID da parte di sistemi guest paravirtualizzati.\n
\u00c8 stato aggiunto il supporto per le estensioni apparso nei processori Intel basati sull'architettura microarchitetturale Sapphire Rapids:\n
\n
Per i sistemi guest in modalit\u00e0 HVM e PVH, \u00e8 stato aggiunto il supporto per il meccanismo PKS (Protection Key Supervisor) che espande le capacit\u00e0 di protezione delle pagine di memoria.\n
Per evitare il crash dell'intero sistema in caso di problemi con i blocchi microarchitetturali, \u00e8 stato attivato il meccanismo VM-Notify.\n
\u00c8 stata aggiunta la protezione contro il blocco del bus a causa di un utilizzo non corretto delle istruzioni atomiche nel sistema guest (incluso il rate-limit). <\/ul>\n
\u00c8 stato aggiunto il supporto per le istruzioni AVX512-FP16, apparse nei CPU Intel basati sull'architettura Granite Rapids.\n
\u00c8 stato aggiunto un driver cpufreq che utilizza il meccanismo HWP (Hardware P-States) per gestire il consumo energetico e la frequenza dei processori Intel.\n
\u00c8 stata implementata la supporto per l'esecuzione forzata delle operazioni di sistema in modalit\u00e0 DOITM (Data Operand Independent Timing Mode), che garantisce un tempo di esecuzione costante delle istruzioni, indipendente dai dati trattati in queste istruzioni.\n
Continua l'implementazione dei requisiti per lo sviluppo di programmi sicuri e affidabili in linguaggio C, come specificato nelle norme MISRA-C per sistemi critici. Il numero delle direttive MISRA-C implementate in Xen \u00e8 aumentato da 4 a 6, e le regole da 24 a 65 (in totale nelle specifiche ci sono 16 direttive e 143 regole).\n
Nella suite xl\/libxl \u00e8 stata fornita la possibilit\u00e0 di modificare le impostazioni SMBIOS per i sistemi guest in modalit\u00e0 HVM.\n
Aggiunti due nuovi ipervisori per associare lo stato di funzionamento e le aree temporali vCPU agli indirizzi fisici, e non a quelli virtuali. <\/ul>\n