{"id":119157,"date":"2024-08-07T15:43:09","date_gmt":"2024-08-07T13:43:10","guid":{"rendered":"https:\/\/prohoster.info\/blog\/novosti-interneta\/dostupen-vortex-2-2-otkrytyj-gpgpu-na-baze-arhitektury-risc-v"},"modified":"2024-08-07T15:43:09","modified_gmt":"2024-08-07T13:43:10","slug":"dostupen-vortex-2-2-otkrytyj-gpgpu-na-baze-arhitektury-risc-v","status":"publish","type":"post","link":"https:\/\/prohoster.info\/it\/blog\/novosti-interneta\/dostupen-vortex-2-2-otkrytyj-gpgpu-na-baze-arhitektury-risc-v","title":{"rendered":"Disponibile Vortex 2.2, GPGPU open-source basato su architettura RISC-V","gt_translate_keys":[{"key":"rendered","format":"text"}]},"content":{"rendered":"

\u00c8 stato pubblicato il rilascio del progetto Vortex 2.2, che sviluppa un GPGPU open-source basato sull'architettura del set di istruzioni RISC-V, progettato per l'esecuzione di calcoli paralleli utilizzando l'API OpenCL e il modello di esecuzione SIMT (Single Instruction, Multiple Threads). Il progetto pu\u00f2 essere utilizzato anche per condurre ricerche nel campo della grafica 3D e per sviluppare nuove architetture GPU. Gli schemi, le descrizioni dei blocchi hardware in Verilog, il simulatore, i driver e la documentazione di progetto associata vengono distribuiti sotto licenza Apache 2.0. <\/p>\n

La base del GPGPU \u00e8 rappresentata dall'ISA RISC-V standard, arricchita con alcune istruzioni aggiuntive necessarie per supportare le funzioni della GPU e la gestione dei flussi. In questo modo, le modifiche all'architettura dell'insieme di istruzioni RISC-V sono ridotte al minimo e vengono utilizzate, ove possibile, le istruzioni vettoriali gi\u00e0 esistenti. Tra le istruzioni aggiuntive si possono citare: \u00abtex\u00bb per accelerare l'elaborazione delle texture, vx_rast per gestire la rasterizzazione, vx_rop per l'elaborazione dei frammenti, della profondit\u00e0 e della trasparenza, vx_imadd per eseguire l'operazione \u00abmoltiplica e somma\u00bb, vx_wspawn, vx_tmc e vx_bar per attivare i fronti delle istruzioni e i flussi in essi (wavefront, insieme di thread eseguiti in parallelo dal SIMD Engine), vx_split e vx_join.

\"Disponibile<\/center> <\/p>\n

Il GPGPU sviluppato supporta le architetture a 32 e 64 bit del set di istruzioni RISC-V RV32IMF e RV64IMAFD, e pu\u00f2 includere memoria condivisa opzionale, cache di livello L1, L2 e L3, nonch\u00e9 un numero personalizzabile di core, blocchi di task (warps) e thread. Inoltre, per ogni core \u00e8 prevista la possibilit\u00e0 di attivare un numero personalizzabile di ALU, FPU, LSU e SFU. Per la prototipazione possono essere utilizzati FPGA Altera Arria 10, Altera Stratix 10, Xilinx Alveo U50, U250, U280 e Xilinx Versal VCK5000. Per la simulazione del funzionamento del chip possono essere utilizzati Verilator (simulatore Verilog), RTLSIM (simulazione RTL) e SimX (simulazione software). <\/p>\n

Per lo sviluppo di applicazioni \u00e8 fornito un toolkit che include versioni adattate per lavorare con Vortex di PoCL (compilatore e runtime OpenCL), LLVM\/Clang, GCC e Binutils. Il progetto supporta la specifica OpenCL 1.2 e attraverso la traduzione in OpenCL \u00e8 implementato il supporto per la rappresentazione intermedia degli shader SPIR-V. Per la grafica basata su tecnologie Vortex, si sta sviluppando un GPU Skybox open source, che supporta il API grafico Vulkan. Il prototipo di Skybox, realizzato su base FPGA Altera Stratix 10 e dotato di 32 core (512 thread), ha raggiunto una velocit\u00e0 di riempimento di 3.7 gigapixel al secondo (29.4 gigatransazioni al secondo) alla frequenza di 230 MHz. <\/p>\n

Tra le novit\u00e0 della versione Vortex 2.2: <\/p>\n