{"id":138893,"date":"2025-07-09T23:11:55","date_gmt":"2025-07-09T21:11:55","guid":{"rendered":"https:\/\/prohoster.info\/blog\/novosti-interneta\/ataka-tsa-privodyashhaya-k-utechke-informaczii-iz-mikroarhitekturnyh-struktur-cpu-amd"},"modified":"2025-07-09T23:11:55","modified_gmt":"2025-07-09T21:11:55","slug":"ataka-tsa-privodyashhaya-k-utechke-informaczii-iz-mikroarhitekturnyh-struktur-cpu-amd","status":"publish","type":"post","link":"https:\/\/prohoster.info\/it\/blog\/news\/ataka-tsa-privodyashhaya-k-utechke-informaczii-iz-mikroarhitekturnyh-struktur-cpu-amd","title":{"rendered":"Attacco TSA che porta a perdite di informazioni dalle strutture microarchitetturali della CPU AMD","gt_translate_keys":[{"key":"rendered","format":"text"}]},"content":{"rendered":"
La compagnia AMD ha rivelato informazioni su una nuova classe di attacchi microarchitetturali sui suoi processori \u2014 TSA (Transient Scheduler Attack). Questo attacco consente a un malintenzionato di eludere i meccanismi di isolamento della CPU e di determinare i dati elaborati in altri contesti, ad esempio, identificare informazioni elaborate a livello di kernel dallo spazio utente, o scoprire dati utilizzati in un'altra macchina virtuale dalla propria. <\/p>\n
Le vulnerabilit\u00e0 sono state scoperte durante lo sviluppo di un toolkit creato da ricercatori di Microsoft e dal Politecnico Federale di Zurigo per stress testare l'isolamento microarchitetturale tra diverse zone di separazione degli accessi, come il kernel, le macchine virtuali e i processi. <\/p>\n
Il metodo d'attacco si basa sulla dipendenza del tempo di esecuzione di alcune istruzioni dallo stato delle strutture microarchitetturali. Quando il processore attende un rapido completamento di un'istruzione di lettura dei dati dalla memoria (ad esempio, supponendo che i dati siano presenti nella cache L1), ma non riesce a ottenere con successo i dati, si verifica uno stato di 'completamento errato' dell'istruzione (false completion). In questa fase, prima di determinare questo stato, il processore pu\u00f2 pianificare l'esecuzione speculativa di altre operazioni dipendenti dal risultato dell'istruzione di caricamento dalla memoria. <\/p>\n
Poich\u00e9 il caricamento non \u00e8 stato completato, i dati associati vengono considerati non validi dal processore, e l'operazione di caricamento viene ripetuta successivamente. Anche le operazioni dipendenti vengono rieseguite dopo che i dati corretti sono disponibili. In questo caso, non viene eseguito un flush della pipeline dopo l'esecuzione dell'istruzione, per la quale \u00e8 stato registrato lo stato di 'completamento errato', e dati non corretti possono essere reindirizzati a operazioni dipendenti. <\/p>\n
L'esecuzione di tali operazioni non altera lo stato della cache e del TLB (Translation Lookaside Buffer), ovvero i dati non possono essere recuperati attraverso metodi tradizionali di determinazione dello stato della cache. Tuttavia, questi dati influenzano i tempi di esecuzione di altre istruzioni. L'analisi dei tempi di esecuzione pu\u00f2 essere utilizzata come fonte di perdite di informazioni dalle strutture microarchitetturali, rimaste dopo l'esecuzione speculativa di altre operazioni. <\/p>\n
A seconda della fonte di estrazione dei dati residui, sono state identificate due vulnerabilit\u00e0: <\/p>\n
\n
CVE-2024-36350 (TSA-SQ \u2014 TSA Store Queue) \u2014 una perdita dal buffer temporaneo per le operazioni di scrittura (Store Queue), che consente di determinare il risultato delle istruzioni di scrittura nella memoria.\n
CVE-2024-36357 (TSA-L1 \u2014 TSA L1 Data Cache) \u2014 perdita attraverso la cache L1D. <\/ul>\n
Le vulnerabilit\u00e0 si manifestano nella famiglia di processori AMD (Fam19h) basati sulle microarchitetture Zen 3 e Zen 4. Ad esempio, il problema \u00e8 presente nelle serie di CPU AMD Ryzen 5000\/6000\/7000\/8000, AMD EPYC Milan\/Milan-X\/Genoa\/Genoa-X\/Bergamo\/Siena, AMD Instinct MI300A, AMD Ryzen Threadripper PRO 7000 WX, AMD EPYC Embedded 7003\/8004\/9004\/97X4, AMD Ryzen Embedded 5000\/7000\/V3000. <\/p>\n
Le modifiche necessarie per bloccare le vulnerabilit\u00e0 sono incluse nell'aggiornamento di microcodice di dicembre e nei firmware di PI (Platform Initialization) trasmessi ai produttori OEM. Le patch per proteggere contro le vulnerabilit\u00e0 sono state inviate per essere incluse nel kernel di Linux (per disattivare la protezione, che influisce negativamente sulle prestazioni, \u00e8 prevista un'opzione della riga di comando del kernel 'tsa=off'). La correzione \u00e8 stata inoltre aggiunta all' hypervisor Xen. Per bloccare la vulnerabilit\u00e0 \u00e8 necessaria sia l'aggiornamento del microcodice che l'abilitazione della modalit\u00e0 di protezione a livello di kernel o hypervisor. \n Fonte: opennet.ru<\/a> <\/p>","protected":false,"gt_translate_keys":[{"key":"rendered","format":"html"}]},"excerpt":{"rendered":"