{"id":147300,"date":"2025-11-04T23:11:54","date_gmt":"2025-11-04T21:11:54","guid":{"rendered":"https:\/\/prohoster.info\/blog\/novosti-interneta\/programmno-apparatnaya-platforma-cheriot-1-0-dlya-povysheniya-bezopasnosti-koda-na-yazyke-si"},"modified":"2025-11-04T23:11:54","modified_gmt":"2025-11-04T21:11:54","slug":"programmno-apparatnaya-platforma-cheriot-1-0-dlya-povysheniya-bezopasnosti-koda-na-yazyke-si","status":"publish","type":"post","link":"https:\/\/prohoster.info\/it\/blog\/news\/programmno-apparatnaya-platforma-cheriot-1-0-dlya-povysheniya-bezopasnosti-koda-na-yazyke-si","title":{"rendered":"Piattaforma software e hardware CHERIoT 1.0 per migliorare la sicurezza del codice in linguaggio C","gt_translate_keys":[{"key":"rendered","format":"text"}]},"content":{"rendered":"
\u00c8 stata presentata la versione finale delle specifiche della piattaforma software e hardware CHERIoT 1.0 (Capability Hardware Extension to RISC-V for Internet of Things), che definisce l'estensione dell'insieme di istruzioni (ISA) per creare dispositivi protetti. CHERIoT fornisce capacit\u00e0 hardware per monitorare l'accesso alla memoria, verificare la correttezza del lavoro con i puntatori e garantire l'isolamento dei blocchi di codice. Allo stesso tempo, \u00e8 stata pubblicata una versione stabile del modello formale di riferimento CHERIoT ISA, definito nel linguaggio Sail. I risultati del progetto sono distribuiti con licenza BSD. <\/p>\n
Il progetto CHERIoT \u00e8 stato creato da Microsoft per affrontare i problemi di sicurezza nel codice esistente in linguaggi C e C++ e per proteggere tale codice senza la necessit\u00e0 di rielaborarlo. La protezione \u00e8 implementata tramite l'uso di un compilatore modificato, che utilizza un insieme di istruzioni di processore esteso (ISA) per garantire l'integrit\u00e0 dei puntatori, il controllo dei confini durante l'uso della memoria e prevenire l'accesso alla memoria liberata. Nel 2023, i risultati di CHERIoT sono stati aperti e trasformati in un progetto collaborativo, a cui si sono unite altre aziende. <\/p>\n
I componenti hardware di CHERIoT sono progettati come un microcontrollore basato sull'architettura RISC-V, che implementa un'architettura di processore sicura CHERI (Capability Hardware Extension to RISC-V) con un modello di accesso alla memoria controllato basato su \u00abcapability\u00bb (ogni operazione di lettura e scrittura in memoria \u00e8 autorizzata). Sulla base dell'architettura del set di istruzioni (ISA) fornita in CHERIoT \u00e8 stata costruita un modello software che garantisce la sicurezza nell'uso della memoria a livello di singoli oggetti, offrendo protezione contro l'accesso a memorie gi\u00e0 liberate e implementando un leggero sistema di isolamento per l'accesso alla memoria. <\/p>\n
Il modello di protezione software indicato si riflette direttamente nel modello linguistico C\/C++, consentendo di applicarlo alle applicazioni esistenti, per le quali \u00e8 necessaria solo la ricompilazione e l'esecuzione sull'hardware che supporta l'ISA CHERIoT. Ad esempio, l'uso di CHERIoT consente di implementare automaticamente il controllo dei confini, il monitoraggio del ciclo di vita delle aree di memoria e la garanzia dell'integrit\u00e0 dei puntatori nei componenti che gestiscono dati non fidati, senza apportare modifiche al codice. <\/p>\n
Tra i problemi bloccati con CHERIoT: <\/p>\n
\n
Accesso oltre i confini dell'oggetto in memoria;\n
Sostituzione dei puntatori (con CHERIoT tutti i puntatori devono derivare da puntatori gi\u00e0 esistenti);\n
Accesso alla memoria dopo il rilascio (qualsiasi accesso alla memoria tramite un puntatore non corretto o un puntatore che fa riferimento a un oggetto rilasciato genera un'eccezione con CHERIoT). <\/ul>\n
Oltre alla specifica e al modello formale, il progetto sta sviluppando un'implementazione di riferimento di una CPU RISC-V a 32 bit Ibex con supporto per l'ISA CHERIoT e un toolkit LLVM modificato. Gli schemi del prototipo della CPU e le descrizioni dei blocchi hardware in linguaggio Verilog vengono distribuiti con licenza Apache 2.0. Come base per la CPU \u00e8 stato utilizzato il core Ibex del progetto lowRISC. Sono in fase di preparazione per la produzione di massa i chip ICENI basati sul core CHERIoT, la cui vendita \u00e8 prevista per il prossimo anno. Separatamente, Microsoft sta sviluppando un microcontrollore Kudu con supporto per l'ISA CHERIoT. Ibex e Kudu supportano gi\u00e0 completamente la specifica CHERIoT 1.0. \u00c8 in corso un lavoro per la standardizzazione delle estensioni CHERI per i processori RISC-V nell'organizzazione RISC-V International. <\/p>\n
In aggiunta, viene sviluppato un emulatore della piattaforma basata su FPGA e un contenitore Docker per gli sviluppatori con strumenti e simulatori CPU Ibex preinstallati, realizzati utilizzando Verilator. Inoltre, \u00e8 stato preparato un prototipo di sistema operativo in tempo reale CHERIoT RTOS, che offre la possibilit\u00e0 di isolamento delle compartimenti (compartment) anche su sistemi embedded con 256 MB di RAM. Il codice di CHERIoT RTOS \u00e8 scritto in C++ ed \u00e8 distribuito con licenza MIT. I componenti base del sistema operativo, come il bootloader, lo scheduler e il sistema di gestione della memoria, sono organizzati in compartimenti. <\/p>\n
Il compartimento in CHERIoT RTOS \u00e8 una combinazione isolata di codice e variabili globali, che ricorda una libreria condivisa, ma a differenza di quest'ultima pu\u00f2 cambiare il suo stato (mutabile) e viene eseguito in un contesto di sicurezza separato. Nessun codice esterno pu\u00f2 passare il controllo al codice nel compartimento e accedere agli oggetti, ad eccezione di chiamare punti di ingresso specificamente definiti e utilizzare puntatori sugli oggetti esplicitamente passati durante la chiamata di un altro compartimento. Per il codice e gli oggetti globali nel compartimento, vengono garantiti integrit\u00e0 e riservatezza. \n Fonte: opennet.ru<\/a> <\/p>","protected":false,"gt_translate_keys":[{"key":"rendered","format":"html"}]},"excerpt":{"rendered":"