{"id":147300,"date":"2025-11-04T23:11:54","date_gmt":"2025-11-04T21:11:54","guid":{"rendered":"https:\/\/prohoster.info\/blog\/novosti-interneta\/programmno-apparatnaya-platforma-cheriot-1-0-dlya-povysheniya-bezopasnosti-koda-na-yazyke-si"},"modified":"2025-11-04T23:11:54","modified_gmt":"2025-11-04T21:11:54","slug":"programmno-apparatnaya-platforma-cheriot-1-0-dlya-povysheniya-bezopasnosti-koda-na-yazyke-si","status":"publish","type":"post","link":"https:\/\/prohoster.info\/it\/blog\/novosti-interneta\/programmno-apparatnaya-platforma-cheriot-1-0-dlya-povysheniya-bezopasnosti-koda-na-yazyke-si","title":{"rendered":"Piattaforma software e hardware CHERIoT 1.0 per migliorare la sicurezza del codice in C","gt_translate_keys":[{"key":"rendered","format":"text"}]},"content":{"rendered":"
\u00c8 stata presentata la versione finale della specifica della piattaforma software e hardware CHERIoT 1.0 (Capability Hardware Extension to RISC-V for Internet of Things), che definisce l'estensione dell'insieme di istruzioni (ISA) per la creazione di dispositivi sicuri. CHERIoT offre capacit\u00e0 hardware per monitorare l'accesso alla memoria, verificare la correttezza della gestione dei puntatori e garantire l'isolamento dei blocchi di codice. \u00c8 stata anche pubblicata una release stabile del modello formale di riferimento CHERIoT ISA, definito nel linguaggio Sail. I risultati del progetto sono distribuiti sotto la licenza BSD. <\/p>\n
Il progetto CHERIoT \u00e8 stato creato da Microsoft per affrontare le problematiche di sicurezza nel codice esistente scritto in C e C++ e per proteggere tale codice senza necessit\u00e0 di riscrittura. La protezione \u00e8 realizzata attraverso l'uso di un compilatore modificato, che sfrutta un insieme esteso di istruzioni della CPU (ISA) per garantire l'integrit\u00e0 dei puntatori, il controllo dei limiti durante l'accesso alla memoria e la prevenzione dell'accesso alla memoria liberata. Nel 2023, i risultati di CHERIoT sono stati resi open source e trasformati in un progetto collaborativo che ha coinvolto altre aziende. <\/p>\n
I componenti hardware di CHERIoT sono realizzati come un microcontrollore basato sull'architettura RISC-V, implementando l'architettura del processore sicuro CHERI (Capability Hardware Extension per RISC-V) con un modello di accesso alla memoria controllato basato su 'capability' (ogni operazione di lettura e scrittura in memoria \u00e8 autorizzata). Sulla base dell'architettura del set di istruzioni (ISA) fornita in CHERIoT, \u00e8 stata sviluppata un modello software che garantisce la sicurezza nell'uso della memoria a livello di singoli oggetti, proteggendo dall'accesso alla memoria gi\u00e0 liberata e implementando un sistema di isolamento leggero per l'accesso alla memoria. <\/p>\n
Il modello di protezione software descritto si riflette direttamente nel modello linguistico C\/C++, consentendo il suo utilizzo per applicazioni esistenti, per le quali \u00e8 sufficiente la ricompilazione e l'esecuzione su hardware che supporta l'ISA di CHERIoT. Ad esempio, l'uso di CHERIoT consente di implementare il controllo automatico dei limiti, il tracciamento del ciclo di vita delle aree di memoria e la garanzia dell'integrit\u00e0 dei puntatori nei componenti che gestiscono dati non affidabili, senza necessitare di modifiche al codice. <\/p>\n
Tra i problemi mitigati con CHERIoT: <\/p>\n
\n
Uscita dai limiti dell'oggetto in memoria;\n
Sostituzione dei puntatori (con CHERIoT, tutti i puntatori devono derivare da puntatori gi\u00e0 esistenti);\n
Accesso alla memoria dopo la liberazione (qualsiasi accesso alla memoria tramite un puntatore non valido o un puntatore che fa riferimento a un oggetto liberato genera un'eccezione con CHERIoT). <\/ul>\n
Oltre alla specifica e al modello formale, il progetto include anche un'implementazione di riferimento di una CPU RISC-V a 32 bit, l'Ibex, con supporto per l'ISA CHERIoT, e un toolchain LLVM modificato. Gli schemi del prototipo della CPU e le descrizioni dei blocchi hardware in linguaggio Verilog sono distribuiti sotto licenza Apache 2.0. La CPU si basa sul core Ibex del progetto lowRISC. A partire dal core CHERIoT Ibex, sono in preparazione per la produzione di massa i chip ICENI, attesi in vendita il prossimo anno. Inoltre, Microsoft sta sviluppando il microcontrollore Kudu con supporto per l'ISA CHERIoT. Ibex e Kudu supportano gi\u00e0 completamente la specifica CHERIoT 1.0. \u00c8 in corso un lavoro di standardizzazione delle estensioni CHERI per processori RISC-V all'interno dell'organizzazione RISC-V International. <\/p>\n
Si sta inoltre sviluppando un emulatore per la piattaforma basato su FPGA e un contenitore Docker per gli sviluppatori, completo di strumenti preinstallati e del simulatore CPU Ibex realizzato tramite Verilator. Inoltre, \u00e8 stato preparato un prototipo del sistema operativo in tempo reale CHERIoT RTOS, che offre la possibilit\u00e0 di isolare compartimenti anche su sistemi embedded con 256 MB di RAM. Il codice di CHERIoT RTOS \u00e8 scritto in C++ e distribuito con licenza MIT. I componenti di base del sistema operativo, come il bootloader, lo scheduler e il sistema di gestione della memoria, sono organizzati in compartimenti. <\/p>\n
Il compartimento in CHERIoT RTOS \u00e8 una combinazione isolata di codice e variabili globali, simile a una libreria condivisa, ma a differenza di quest'ultima pu\u00f2 cambiare il proprio stato (mutable) e essere eseguito in un contesto di sicurezza separato. Nessun codice esterno pu\u00f2 trasferire il controllo al codice nel compartimento e accedere agli oggetti, eccetto per le chiamate a punti di ingresso specificamente definiti e utilizzando puntatori a oggetti esplicitamente passati durante la chiamata di un altro compartimento. Per il codice e gli oggetti globali nel compartimento, sono garantiti integrit\u00e0 e riservatezza. \n Fonte: opennet.ru<\/a> <\/p>","protected":false,"gt_translate_keys":[{"key":"rendered","format":"html"}]},"excerpt":{"rendered":"