{"id":30031,"date":"2019-10-31T21:33:20","date_gmt":"2019-10-31T18:33:20","guid":{"rendered":"https:\/\/prohoster.info\/blog\/linux-foundation-zajmetsya-open-source-chipami\/"},"modified":"2019-10-31T21:33:20","modified_gmt":"2019-10-31T18:33:20","slug":"linux-foundation-zajmetsya-open-source-chipami","status":"publish","type":"post","link":"https:\/\/prohoster.info\/it\/blog\/linux-foundation-zajmetsya-open-source-chipami","title":{"rendered":"La Linux Foundation si occuper\u00e0 dei chip open source","gt_translate_keys":[{"key":"rendered","format":"text"}]},"content":{"rendered":"

La Linux Foundation ha aperto un nuovo indirizzo: CHIPS Alliance. Nell'ambito di questo progetto, l'organizzazione svilupper\u00e0 un sistema open source per i team RISC-V e tecnologie per la creazione di processori basati su di esso. Approfondiamo cosa sta accadendo in questo settore.<\/p>\n

\"La<\/a><\/noindex><\/a><\/noindex>
\n\/ \u0444\u043e\u0442\u043e Gareth Halfacree<\/a><\/noindex> CC BY-SA<\/a><\/noindex><\/i><\/p>\n

Perch\u00e9 \u00e8 nata CHIPS Alliance<\/h2>\n

\nLe patch che proteggono da Meltdown e Spectre, in alcuni casi riducendo le prestazioni<\/a><\/noindex> dei server fino al 50%. Allo stesso tempo, continuano a emergere nuove varianti di vulnerabilit\u00e0 legate all'esecuzione speculativa dei comandi. Di una di queste si \u00e8 avuto notizia all'inizio di marzo<\/a><\/noindex> \u2014 gli esperti di cybersecurity l'hanno battezzata Spoiler. Questa situazione influisce sulla discussione<\/a><\/noindex> necessit\u00e0 di rivedere le attuali soluzioni hardware e i metodi di sviluppo. In particolare, Intel sta gi\u00e0 preparando<\/a><\/noindex> una nuova architettura per i propri processori, non soggetta a Meltdown e Spectre.<\/p>\n

Anche la Linux Foundation non \u00e8 rimasta a guardare. L'organizzazione ha lanciato la propria iniziativa: CHIPS Alliance, i cui partecipanti si occuperanno dello sviluppo di processori basati su RISC-V.<\/p>\n

Quali progetti sono gi\u00e0 in fase di sviluppo<\/h2>\n

<\/p>\n

Nell'elenco dei partecipanti alla CHIPS Alliance ci sono Google, Western Digital (WD) e SiFive. Ognuna di esse ha presentato i propri sviluppi. Parliamo di alcuni di essi.<\/p><\/blockquote>\n

<\/p>\n

RISCV-DV<\/h5>\n

\nIl colosso della ricerca IT ha rilasciato in open source una piattaforma per il testing dei processori basati su RISC-V. La soluzione genera casualmente comandi che<\/a><\/noindex> testano il funzionamento del dispositivo: testano i processi di transizione, lo stack delle chiamate, permettono<\/a><\/noindex> i registri CSR e altro. Ecco come appare la classe<\/a><\/noindex>, che si occupa di eseguire un semplice test delle istruzioni aritmetiche:<\/p>\n

Ad esempio, class riscv_arithmetic_basic_test extends riscv_instr_base_test;\n\n `uvm_component_utils(riscv_arithmetic_basic_test)\n `uvm_component_new\n\n virtual function void randomize_cfg();\n cfg.instr_cnt = 10000;\n cfg.num_of_sub_program = 0;\n cfg.no_fence = 1;\n cfg.no_data_page = 1'b1;\n cfg.no_branch_jump = 1'b1;\n `DV_CHECK_RANDOMIZE_WITH_FATAL(cfg,\n init_privileged_mode == MACHINE_MODE;\n max_nested_loop == 0;)\n `uvm_info(`gfn, $sformatf(\"riscv_instr_gen_config is randomized:n%0s\",\n cfg.sprint()), UVM_LOW)\n endfunction\n\nendclass<\/a><\/noindex>per gli sviluppatori, la piattaforma si distingue dalle analoghe perch\u00e9 consente di verificare in sequenza tutti i componenti del chip, inclusi i blocchi di memoria.<\/p>\n

Il protocollo OmniXtend\n<\/code><\/pre>\n
\nSecondo gli esperti, i principali problemi dell'Internet delle cose sono le password facilmente indovinabili (spesso sono presenti password di fabbrica preimpostate, accessibili pubblicamente) e i firmware obsoleti dei dispositivi. In migliori dei casi, gli aggiornamenti vengono pubblicati con notevoli ritardi, nel peggiore \u2014 non vengono rilasciati affatto (a volte la possibilit\u00e0 di aggiornamento non \u00e8 nemmeno prevista a livello tecnico). Di conseguenza, molti dispositivi IoT vengono compromessi attraverso modi banali, come vulnerabilit\u00e0 nell'interfaccia web. Quasi tutte queste vulnerabilit\u00e0 sono critiche, ma il produttore ha possibilit\u00e0 estremamente limitate di creare rapidamente una patch e distribuirla come aggiornamento.<\/a><\/noindex> \u00c8 un protocollo di rete sviluppato da WD, che garantisce la coerenza della cache durante la trasmissione dei dati su Ethernet.<\/p>\n
OmniXtend<\/h5>\n
\nOmniXtend OmniXtend<\/a><\/noindex> permette di scambiare messaggi direttamente con la cache del processore ed \u00e8 utilizzato per connettere vari tipi di acceleratori: GPU o FPGA. \u00c8 anche adatto per la creazione di sistemi basati su pi\u00f9 chip RISC-V.<\/p>\n
Il protocollo \u00e8 gi\u00e0 supportato da chip SweRV<\/a><\/noindex>, orientati all'elaborazione dei dati nei data center. SweRV \u00e8 un processore superscalare a doppio pipeline a 32 bit, realizzato con un processo tecnologico a 28 nanometri. Ogni pipeline ha nove livelli, consentendo il caricamento e l'esecuzione di pi\u00f9 comandi contemporaneamente. Il dispositivo opera a una frequenza di 1,8 GHz.<\/p>\n
Il generatore Rocket Chip<\/h5>\n
\n\u00e8 una soluzione di SiFive, fondata dagli sviluppatori della tecnologia RISC-V. Rocket Chip<\/a><\/noindex> \u00e8 un generatore di core per processori RISC-V scritto in Chisel. \u00c8 rappresenta<\/a><\/noindex> un insieme di librerie parametrizzate, utilizzate per creare SoC<\/a><\/noindex>.<\/p>\n
Per quanto riguarda Chisel<\/a><\/noindex>, un linguaggio di descrizione dell'hardware basato su Scala. Genera codice a basso livello in Verilog, che \u00e8 adatto<\/a><\/noindex> viene utilizzato per l'elaborazione su ASIC e FPGA. In questo modo, consente di applicare principi OOP nello sviluppo RTL<\/a><\/noindex>.<\/p>\n
Le prospettive dell'alleanza<\/h2>\n
\nGli esperti affermano che l'iniziativa della Linux Foundation render\u00e0 il mercato dei processori pi\u00f9 democratico e aperto a nuovi attori. In IDC sottolineano<\/a><\/noindex>, si ritiene che la crescita della popolarit\u00e0 di tali progetti avr\u00e0 un effetto positivo sullo sviluppo delle tecnologie di apprendimento automatico e dei sistemi AI in generale.<\/p>\n
\"La
\n\/ \u0444\u043e\u0442\u043e Fritzchens Fritz<\/a><\/noindex> PD<\/i><\/p>\n
Lo sviluppo di processori open source contribuir\u00e0 anche a ridurre i costi di progettazione dei chip personalizzati. Tuttavia, ci\u00f2 avverr\u00e0 solo se la comunit\u00e0 della Linux Foundation riuscir\u00e0 ad attrarre un numero sufficiente di sviluppatori.<\/p>\n
Progetti analoghi<\/h2>\n
\nAltre organizzazioni si occupano anch'esse dello sviluppo di progetti legati all'hardware open source. Un esempio \u00e8 il consorzio CXL, che ha presentato a met\u00e0 marzo lo standard Compute Express Link. Questa tecnologia \u00e8 analoga a OmniXtend e collega anche CPU, GPU, FPGA. Per lo scambio di dati, lo standard utilizza il bus PCIe 5.0.<\/p>\n
Un altro progetto che si occupa dello sviluppo delle tecnologie dei processori \u00e8 MIPS Open, emerso nel dicembre 2018. L'iniziativa \u00e8 stata creata dalla startup Wave Computing. Gli sviluppatori prevedono di aprire<\/a><\/noindex> l'accesso agli ultimi set di istruzioni a 32 e 64 bit di MIPS per la comunit\u00e0 IT. Il lancio del progetto si prevede<\/a><\/noindex> \u00e8 previsto nei prossimi mesi.<\/p>\n
In generale, l'approccio open source sta diventando una norma non solo per il software, ma anche per l'hardware. Progetti simili sono sostenuti da grandi aziende. Pertanto, ci si possono aspettare pi\u00f9 dispositivi sul mercato basati su standard hardware aperti nel prossimo futuro.<\/p>\n
\nNuovi post dal nostro blog aziendale:<\/p>\n