{"id":30031,"date":"2019-10-31T21:33:20","date_gmt":"2019-10-31T18:33:20","guid":{"rendered":"https:\/\/prohoster.info\/blog\/linux-foundation-zajmetsya-open-source-chipami\/"},"modified":"2019-10-31T21:33:20","modified_gmt":"2019-10-31T18:33:20","slug":"linux-foundation-zajmetsya-open-source-chipami","status":"publish","type":"post","link":"https:\/\/prohoster.info\/it\/blog\/linux-foundation-zajmetsya-open-source-chipami","title":{"rendered":"La Linux Foundation si occuper\u00e0 dei chip open source","gt_translate_keys":[{"key":"rendered","format":"text"}]},"content":{"rendered":"

La Linux Foundation ha lanciato una nuova iniziativa: la CHIPS Alliance. Nell'ambito di questo progetto, l'organizzazione svilupper\u00e0 un sistema open source per i comandi RISC-V e tecnologie per la creazione di processori basati su di esso. Vediamo pi\u00f9 da vicino cosa sta succedendo in questo settore.<\/p>\n

\"La<\/a><\/noindex><\/a><\/noindex>
\n\/ \u0444\u043e\u0442\u043e Gareth Halfacree<\/a><\/noindex> CC BY-SA<\/a><\/noindex><\/i><\/p>\n

Perch\u00e9 \u00e8 nata la CHIPS Alliance<\/h2>\n

\nLe patch che proteggono da Meltdown e Spectre in alcuni casi riducendo le prestazioni<\/a><\/noindex> dei server fino al 50%. Tuttavia, emergono ancora nuove varianti di vulnerabilit\u00e0 legate all'esecuzione speculativa dei comandi. Una di queste \u00e8 stata resa nota all'inizio di marzo<\/a><\/noindex> \u2014 gli esperti di sicurezza informatica l'hanno ribattezzata Spoiler. Questa situazione richiede discussione<\/a><\/noindex> una revisione delle attuali soluzioni hardware e degli approcci al loro sviluppo. In particolare, Intel sta gi\u00e0 preparando<\/a><\/noindex> una nuova architettura per i suoi processori, immune a Meltdown e Spectre.<\/p>\n

La Linux Foundation non \u00e8 rimasta a guardare. L'organizzazione ha avviato la propria iniziativa \u2014 la CHIPS Alliance \u2014 i cui partecipanti si occuperanno dello sviluppo di processori basati su RISC-V.<\/p>\n

Quali progetti sono gi\u00e0 in fase di sviluppo<\/h2>\n

<\/p>\n

Nella lista dei membri della CHIPS Alliance ci sono Google, Western Digital (WD) e SiFive. Ognuno di loro ha presentato i propri sviluppi. Parliamo di alcuni di essi.<\/p><\/blockquote>\n

<\/p>\n

RISCV-DV<\/h5>\n

\nIl colosso IT ha reso open source una piattaforma per testare i processori basati su RISC-V. La soluzione genera casualmente comandi che<\/a><\/noindex> testano il funzionamento del dispositivo: controllano i processi di transizione, lo stack delle chiamate, consentono<\/a><\/noindex> i registri CSR e altro.<\/a><\/noindex>Ecco come appare la classe<\/p>\n

Ad esempio, , responsabile dell'esecuzione di un semplice test delle istruzioni aritmetiche:<\/a><\/noindex>class riscv_arithmetic_basic_test extends riscv_instr_base_test;\n\n `uvm_component_utils(riscv_arithmetic_basic_test)\n `uvm_component_new\n\n virtual function void randomize_cfg();\n cfg.instr_cnt = 10000;\n cfg.num_of_sub_program = 0;\n cfg.no_fence = 1;\n cfg.no_data_page = 1'b1;\n cfg.no_branch_jump = 1'b1;\n `DV_CHECK_RANDOMIZE_WITH_FATAL(cfg,\n init_privileged_mode == MACHINE_MODE;\n max_nested_loop == 0;)\n `uvm_info(`gfn, $sformatf(\"riscv_instr_gen_config is randomized:n%0s\",\n cfg.sprint()), UVM_LOW)\n endfunction\n\nendclass<\/p>\n

class riscv_arithmetic_basic_test extends riscv_instr_base_test;\n\n  `uvm_component_utils(riscv_arithmetic_basic_test)\n  `uvm_component_new\n\n  virtual function void randomize_cfg();\n    cfg.instr_cnt = 10000;\n    cfg.num_of_sub_program = 0;\n    cfg.no_fence = 1;\n    cfg.no_data_page = 1'b1;\n    cfg.no_branch_jump = 1'b1;\n    `DV_CHECK_RANDOMIZE_WITH_FATAL(cfg,\n                                   init_privileged_mode == MACHINE_MODE;\n                                   max_nested_loop == 0;)\n    `uvm_info(`gfn, $sformatf(\"riscv_instr_gen_config is randomized:n%0s\",\n                    cfg.sprint()), UVM_LOW)\n  endfunction\n\nendclass\n<\/code><\/pre>\n
\nSecondo le parole<\/a><\/noindex> Gli sviluppatori, la piattaforma si distingue per il fatto che consente di testare sequenzialmente tutti i componenti del chip, incluso il blocco della memoria.<\/p>\n
Protocollo OmniXtend<\/h5>\n
\n\u00c8 un protocollo di rete di WD che garantisce la coerenza della cache durante la trasmissione dei dati su Ethernet. OmniXtend<\/a><\/noindex> permette di comunicare direttamente con la cache della CPU ed \u00e8 utilizzato per collegare vari tipi di acceleratori: GPU o FPGA. \u00c8 anche adatto per la creazione di sistemi basati su pi\u00f9 chip RISC-V.<\/p>\n
Il protocollo \u00e8 gi\u00e0 supportato dai chip SweRV<\/a><\/noindex>, progettati per l'elaborazione dei dati nei data center. SweRV \u00e8 un processore superscalare a due pipeline a 32 bit, realizzato con un processo tecnologico a 28 nanometri. Ogni pipeline ha nove livelli, permettendo di caricare ed eseguire pi\u00f9 comandi contemporaneamente. Il dispositivo opera a una frequenza di 1,8 GHz.<\/p>\n
Il generatore Rocket Chip<\/h5>\n
\n\u00e8 una soluzione di SiFive, fondata dai creatori della tecnologia RISC-V. Rocket Chip<\/a><\/noindex> \u00e8 un generatore di core RISC-V scritto in Chisel. Esso \u00e8 rappresentato da<\/a><\/noindex> \u00e8 un insieme di librerie parametrizzate, utilizzate per creare SoC<\/a><\/noindex>.<\/p>\n
Per quanto riguarda Chisel<\/a><\/noindex>, un linguaggio di descrizione dell'hardware basato su Scala. Genera codice a basso livello in Verilog, che \u00e8 adatto<\/a><\/noindex> per l'elaborazione su ASIC e FPGA. In questo modo, consente di utilizzare i principi della programmazione orientata agli oggetti nello sviluppo di RTL<\/a><\/noindex>.<\/p>\n
Prospettive dell'alleanza<\/h2>\n
\nGli esperti affermano che l'iniziativa della Linux Foundation render\u00e0 il mercato dei processori pi\u00f9 democratico e aperto a nuovi attori. In IDC sottolineano<\/a><\/noindex>, la crescente popolarit\u00e0 di tali progetti avr\u00e0 un impatto positivo sullo sviluppo delle tecnologie di machine learning e dei sistemi di intelligenza artificiale in generale.<\/p>\n
\"La
\n\/ \u0444\u043e\u0442\u043e Fritzchens Fritz<\/a><\/noindex> PD<\/i><\/p>\n
Lo sviluppo di processori open source consentir\u00e0 anche di ridurre i costi di progettazione dei chip personalizzati. Tuttavia, ci\u00f2 avverr\u00e0 solo se la Linux Foundation riuscir\u00e0 ad attrarre un numero sufficiente di sviluppatori.<\/p>\n
Progetti simili<\/h2>\n
\nIl lavoro su progetti legati all'hardware open source \u00e8 portato avanti anche da altre organizzazioni. Un esempio pu\u00f2 essere il consorzio CXL, che ha presentato a met\u00e0 marzo lo standard Compute Express Link. Questa tecnologia \u00e8 simile a OmniXtend e collega anche CPU, GPU e FPGA. Per lo scambio di dati, lo standard utilizza il bus PCIe 5.0.<\/p>\n
Un altro progetto che si occupa dello sviluppo delle tecnologie dei processori \u00e8 MIPS Open, nato nel dicembre 2018. L'iniziativa \u00e8 stata creata dalla startup Wave Computing. Gli sviluppatori prevedono di aprire<\/a><\/noindex> l'accesso agli ultimi set di istruzioni MIPS a 32 e 64 bit per la comunit\u00e0 IT. Il lancio del progetto attesa<\/a><\/noindex> \u00e8 previsto nei prossimi mesi.<\/p>\n
In generale, l'approccio open source sta diventando comune non solo per il software, ma anche per l'hardware. Progetti del genere sono sostenuti da grandi aziende. Pertanto, ci si pu\u00f2 aspettare che nel prossimo futuro ci saranno pi\u00f9 dispositivi sul mercato basati su standard hardware aperti.<\/p>\n
\nUltimi post dal nostro blog aziendale:<\/p>\n