{"id":56073,"date":"2020-02-04T00:00:00","date_gmt":"2020-02-03T21:00:00","guid":{"rendered":"https:\/\/prohoster.info\/blog\/blog_prohoster\/neizbezhnost-proniknoveniya-fpga-v-data-tsentry"},"modified":"2020-02-18T14:04:16","modified_gmt":"2020-02-18T11:04:16","slug":"neizbezhnost-proniknoveniya-fpga-v-data-tsentry","status":"publish","type":"post","link":"https:\/\/prohoster.info\/it\/blog\/administrirovanie\/neizbezhnost-proniknoveniya-fpga-v-data-tsentry","title":{"rendered":"Inevitabilit\u00e0 dell'ingresso delle FPGA nei data center","gt_translate_keys":[{"key":"rendered","format":"text"}]},"content":{"rendered":"

\"Inevitabilit\u00e0
\nNon \u00e8 necessario essere un progettista di chip per programmare per FPGA, cos\u00ec come non \u00e8 necessario essere un programmatore C++ per scrivere codice in Java. Tuttavia, in entrambi i casi, potrebbe essere utile.<\/p>\n

L'obiettivo della commercializzazione di entrambe le tecnologie, Java e FPGA, \u00e8 quello di confutare la recente affermazione. Buone notizie per le FPGA: con l'uso dei giusti livelli di astrazione e strumenti negli ultimi 35 anni, da quando \u00e8 stato inventato il dispositivo logico programmabile, sta diventando sempre pi\u00f9 semplice sviluppare algoritmi e flussi di dati per FPGA, invece di CPU, DSP, GPU o qualsiasi altra forma di ASIC specializzati.<\/p>\n

La sorprendente tempestivit\u00e0 della loro creazione si manifesta poich\u00e9 proprio quando le CPU non possono pi\u00f9 rimanere l'unico modulo di calcolo di data center<\/a> Per svolgere una variet\u00e0 di compiti \u2013 per le pi\u00f9 diverse ragioni \u2013 le FPGA hanno raggiunto la loro efficienza, offrendo prestazioni elevate, bassa latenza, capacit\u00e0 di rete e memoria: le versatili capacit\u00e0 computazionali delle moderne FPGA SoC, che rappresentano praticamente sistemi computazionali completi. Tuttavia, le FPGA si integrano bene anche con altri dispositivi in sistemi ibridi e, secondo noi, stanno appena iniziando a trovare il loro posto legittimo nella gerarchia dei calcoli.
\n<\/a><\/noindex>
\nPer questo motivo abbiamo organizzato la conferenza The Next FPGA Platform a San Jose il 22 gennaio. Naturalmente, uno dei principali fornitori di FPGA al mondo e pioniere in questo campo \u00e8 Xilinx. Ivo Bolsens, Senior Vice President e CTO di Xilinx, ha presentato una relazione alla conferenza, condividendo con noi le sue riflessioni attuali su come Xilinx sta contribuendo a creare sistemi di calcolo modificabili per i data center.<\/p>\n

Gli architetti di sistemi e i programmatori hanno impiegato molto tempo per arrivare a un centro dati eterogeneo, dove saranno presenti capacit\u00e0 informatiche di vario tipo, capaci di affrontare compiti di calcolo, archiviazione e organizzazione delle reti. Questo sembra necessario poich\u00e9 seguire la legge di Moore utilizzando diversi CMOS diventa sempre pi\u00f9 difficile. Finch\u00e9 il nostro linguaggio \u00e8 ancora legato alla CPU, e parliamo ancora di \"accelerazione delle applicazioni\", intendiamo migliorare le prestazioni dei programmi rispetto a ci\u00f2 che pu\u00f2 essere realizzato solo con le CPU. Col tempo, i centri dati si trasformeranno in insiemi di potenza di calcolo, archiviazione dati e protocolli che collegano tutto insieme, e torneremo a termini come \"calcolo\" e \"applicazioni\". I calcoli ibridi diventeranno la norma, proprio come i servizi \"cloud\" di oggi, che si basano su server tradizionali o di macchine virtuali<\/a>, e a un certo punto useremo semplicemente la parola \"calcolo\" per descriverne il funzionamento. A un certo punto \u2013 e probabilmente l'arrivo di questa era sar\u00e0 fortemente accelerato dagli FPGA \u2013 lo chiameremo di nuovo elaborazione dei dati.<\/p>\n

Per integrare gli FPGA nei data center, \u00e8 necessario un cambiamento di mentalit\u00e0. \u00abPensando ai modi per accelerare le applicazioni di oggi, si deve andare a fondo delle basi su come vengono eseguite, quali risorse vengono utilizzate e dove va a finire il tempo\u00bb, spiega Bolesens. \u00abBisogna studiare il problema complessivo che si sta cercando di risolvere. Molte applicazioni che operano nei data center oggi si scalano, assorbendo un grande numero di risorse. Prendiamo, ad esempio, il machine learning, che utilizza un'enorme quantit\u00e0 di nodi di calcolo. Ma quando si parla di accelerazione, \u00e8 fondamentale pensare non solo all'accelerazione dei calcoli, ma anche all'accelerazione dell'infrastruttura\u00bb.<\/p>\n

Ad esempio, nelle operazioni legate al machine learning che Bolesens ha studiato nella pratica, circa il 50% del tempo viene speso per il trasferimento dei dati avanti e indietro tra le risorse di calcolo distribuite, e solo la restante met\u00e0 del tempo viene dedicata ai calcoli stessi.<\/p>\n

\u00ab\u00c8 proprio qui, a mio avviso, che l'FPGA pu\u00f2 essere d'aiuto, poich\u00e9 possiamo ottimizzare sia gli aspetti computazionali che quelli di trasmissione dei dati per l'applicazione. E possiamo farlo a livello di infrastruttura generale e a livello di chip. Questo \u00e8 uno dei grandi vantaggi degli FPGA, che permettono di creare reti di comunicazione su misura per le esigenze specifiche dell'applicazione. Osservando i modelli tipici di spostamento dei dati in compiti legati all'intelligenza artificiale, non vedo la necessit\u00e0 di un'architettura complessa basata su switch. Si pu\u00f2 costruire una rete con un flusso di dati elevato. Lo stesso vale per i compiti di addestramento delle reti neurali: si pu\u00f2 costruire una rete a celle con dimensioni dei pacchetti che si adattano al compito specifico. Con l'uso degli FPGA, \u00e8 possibile scalare e adattare con grande precisione i protocolli di trasmissione dei dati e la topologia del circuito per un'applicazione specifica. Inoltre, nel caso dell'apprendimento automatico, \u00e8 chiaro che non abbiamo bisogno di numeri a virgola mobile a doppia precisione, e questo possiamo adattarlo anche noi\u00bb.<\/p>\n

La differenza tra FPGA e CPU o ASIC specializzati \u00e8 che i secondi vengono programmati al momento della produzione, dopo di che non \u00e8 possibile cambiare il tipo di dati elaborati o gli elementi di calcolo, n\u00e9 la natura del flusso di dati che attraversa il dispositivo. Le FPGA ti permettono di riconsiderare se cambiano le condizioni operative.<\/p>\n

In passato, questo vantaggio aveva un costo elevato, poich\u00e9 la programmazione delle FPGA era destinata a chi non si curava di avere una certa determinazione. \u00c8 necessario aprire i compilatori per FPGA affinch\u00e9 si integrino meglio con gli strumenti utilizzati dai programmatori per creare applicazioni con calcoli paralleli per CPU nei linguaggi C, C++ o Python, e delegare parte del lavoro a librerie che accelerano le procedure sulle FPGA. Questo \u00e8 ci\u00f2 che fa lo stack per l'apprendimento automatico Vitis, che si trova alla base di piattaforme per l'IA come Caffe e TensorFlow, e possiede librerie per eseguire modelli di IA comuni o aggiungere capacit\u00e0 FPGA a compiti come la ricodifica video, il riconoscimento di oggetti nei video, l'analisi dei dati, la gestione dei rischi finanziari e qualsiasi libreria di terze parti.<\/p>\n

Questo concetto non \u00e8 molto diverso dal progetto CUDA di Nvidia, lanciato dieci anni fa, che spostava i calcoli paralleli su acceleratori GPU, o dal set di strumenti ROCm di AMD, o dalle promesse del progetto OneAPI di Intel, che dovrebbe funzionare su diverse CPU, GPU e FPGA.<\/p>\n

La questione \u00e8 solo come tutti questi strumenti saranno collegati insieme in modo che chiunque possa programmare un insieme di risorse di calcolo a proprio piacimento. Questo \u00e8 importante perch\u00e9 le FPGA sono diventate pi\u00f9 complesse, molto pi\u00f9 complesse di qualsiasi CPU esistente. Vengono prodotte utilizzando i processi tecnologici pi\u00f9 avanzati e le tecnologie di imballaggio dei chip pi\u00f9 moderne. Troveranno la loro nicchia, poich\u00e9 non possiamo pi\u00f9 permetterci di sprecare tempo, denaro, energia e intelligenza: tutte queste sono risorse troppo costose.<\/p>\n

\u00abFPGA offre vantaggi tecnologici\u00bb, afferma Bolesens. \u00abE non \u00e8 solo una pubblicit\u00e0 sulla loro adattabilit\u00e0 e riconfigurabilit\u00e0. In tutte le applicazioni chiave \u2014 apprendimento automatico, analisi dei grafi, trading ad alta velocit\u00e0, ecc. \u2014 hanno la possibilit\u00e0 di adattare non solo il percorso di diffusione dei dati, ma anche l'architettura della memoria: cio\u00e8, il modo in cui i dati si muovono all'interno del chip. Inoltre, gli FPGA hanno incorporato molta pi\u00f9 memoria rispetto ad altri dispositivi. Bisogna considerare anche che, se un compito non pu\u00f2 essere contenuto in un singolo FPGA, \u00e8 possibile scalarlo su pi\u00f9 chip, senza imbattersi negli svantaggi che si incontrano quando si scalano compiti su pi\u00f9 CPU o GPU.\u00bb
\n
Fonte: habr.com<\/a><\/p>","protected":false,"gt_translate_keys":[{"key":"rendered","format":"html"}]},"excerpt":{"rendered":"

\u041d\u0435 \u043d\u0443\u0436\u043d\u043e \u0431\u044b\u0442\u044c \u0440\u0430\u0437\u0440\u0430\u0431\u043e\u0442\u0447\u0438\u043a\u043e\u043c \u0447\u0438\u043f\u043e\u0432, \u0447\u0442\u043e\u0431\u044b \u043f\u0440\u043e\u0433\u0440\u0430\u043c\u043c\u0438\u0440\u043e\u0432\u0430\u0442\u044c \u0434\u043b\u044f FPGA, \u043a\u0430\u043a \u043d\u0435 \u043d\u0443\u0436\u043d\u043e \u0431\u044b\u0442\u044c \u043f\u0440\u043e\u0433\u0440\u0430\u043c\u043c\u0438\u0441\u0442\u043e\u043c \u043d\u0430 \u0421++, \u0447\u0442\u043e\u0431\u044b \u043f\u0438\u0441\u0430\u0442\u044c \u043a\u043e\u0434 \u043d\u0430 Java. \u041e\u0434\u043d\u0430\u043a\u043e \u0432 \u043e\u0431\u043e\u0438\u0445 \u0441\u043b\u0443\u0447\u0430\u044f\u0445, \u0432\u0435\u0440\u043e\u044f\u0442\u043d\u043e, \u044d\u0442\u043e \u0431\u0443\u0434\u0435\u0442 \u043d\u0435 \u043b\u0438\u0448\u043d\u0438\u043c. \u0426\u0435\u043b\u044c \u043a\u043e\u043c\u043c\u0435\u0440\u0446\u0438\u0430\u043b\u0438\u0437\u0430\u0446\u0438\u0438 \u043e\u0431\u0435\u0438\u0445 \u0442\u0435\u0445\u043d\u043e\u043b\u043e\u0433\u0438\u0439, Java \u0438 FPGA, \u0432 \u0442\u043e\u043c, \u0447\u0442\u043e\u0431\u044b \u043e\u043f\u0440\u043e\u0432\u0435\u0440\u0433\u043d\u0443\u0442\u044c \u043f\u043e\u0441\u043b\u0435\u0434\u043d\u0435\u0435 \u0437\u0430\u044f\u0432\u043b\u0435\u043d\u0438\u0435. \u0425\u043e\u0440\u043e\u0448\u0438\u0435 \u043d\u043e\u0432\u043e\u0441\u0442\u0438 \u0434\u043b\u044f FPGA \u2013 \u0441 \u0438\u0441\u043f\u043e\u043b\u044c\u0437\u043e\u0432\u0430\u043d\u0438\u0435\u043c \u043f\u043e\u0434\u0445\u043e\u0434\u044f\u0449\u0438\u0445 \u0443\u0440\u043e\u0432\u043d\u0435\u0439 \u0430\u0431\u0441\u0442\u0440\u0430\u043a\u0446\u0438\u0438 \u0438 \u043d\u0430\u0431\u043e\u0440\u0430 […]<\/p>\n","protected":false,"gt_translate_keys":[{"key":"rendered","format":"html"}]},"author":1,"featured_media":56074,"comment_status":"open","ping_status":"open","sticky":false,"template":"","format":"standard","meta":{"footnotes":""},"categories":[688],"tags":[],"class_list":["post-56073","post","type-post","status-publish","format-standard","has-post-thumbnail","hentry","category-administrirovanie"],"aioseo_notices":[],"aioseo_head":"\n\t\t\n\t\n\t\n\t\n\t\n\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\t\t\n\n","aioseo_head_json":{"title":"\ud83e\udd47L'inevitabilit\u00e0 dell'adozione degli FPGA nei data center | ProHoster","description":"Non \u00e8 necessario essere un progettista di chip per programmare per FPGA, proprio come non \u00e8 necessario essere un programmatore C++ per scrivere codice in Java. Tuttavia, in entrambi i casi, \u00e8 probabile che sia utile. L'obiettivo della commercializzazione di entrambe le tecnologie, Java e FPGA, \u00e8 quello di smentire quest'ultima affermazione. Buone notizie per FPGA: utilizzando i giusti livelli di astrazione e un insieme","canonical_url":"https:\/\/prohoster.info\/it\/blog\/administrirovanie\/neizbezhnost-proniknoveniya-fpga-v-data-tsentry","robots":"max-image-preview:large","keywords":"","webmasterTools":{"miscellaneous":""},"schema":null,"og:locale":"it_IT","og:site_name":"ProHoster | \u041a\u0443\u043f\u0438\u0442\u044c \u043d\u0430\u0434\u0435\u0436\u043d\u044b\u0439 \u0445\u043e\u0441\u0442\u0438\u043d\u0433 \u0434\u043b\u044f \u0441\u0430\u0439\u0442\u043e\u0432 \u0441 \u0437\u0430\u0449\u0438\u0442\u043e\u0439 \u043e\u0442 DDoS, VPS VDS \u0441\u0435\u0440\u0432\u0435\u0440\u044b","og:type":"article","og:title":"\ud83e\udd47\u041d\u0435\u0438\u0437\u0431\u0435\u0436\u043d\u043e\u0441\u0442\u044c \u043f\u0440\u043e\u043d\u0438\u043a\u043d\u043e\u0432\u0435\u043d\u0438\u044f FPGA \u0432 \u0434\u0430\u0442\u0430-\u0446\u0435\u043d\u0442\u0440\u044b | ProHoster","og:description":"\u041d\u0435 \u043d\u0443\u0436\u043d\u043e \u0431\u044b\u0442\u044c \u0440\u0430\u0437\u0440\u0430\u0431\u043e\u0442\u0447\u0438\u043a\u043e\u043c \u0447\u0438\u043f\u043e\u0432, \u0447\u0442\u043e\u0431\u044b \u043f\u0440\u043e\u0433\u0440\u0430\u043c\u043c\u0438\u0440\u043e\u0432\u0430\u0442\u044c \u0434\u043b\u044f FPGA, \u043a\u0430\u043a \u043d\u0435 \u043d\u0443\u0436\u043d\u043e \u0431\u044b\u0442\u044c \u043f\u0440\u043e\u0433\u0440\u0430\u043c\u043c\u0438\u0441\u0442\u043e\u043c \u043d\u0430 \u0421++, \u0447\u0442\u043e\u0431\u044b \u043f\u0438\u0441\u0430\u0442\u044c \u043a\u043e\u0434 \u043d\u0430 Java. \u041e\u0434\u043d\u0430\u043a\u043e \u0432 \u043e\u0431\u043e\u0438\u0445 \u0441\u043b\u0443\u0447\u0430\u044f\u0445, \u0432\u0435\u0440\u043e\u044f\u0442\u043d\u043e, \u044d\u0442\u043e \u0431\u0443\u0434\u0435\u0442 \u043d\u0435 \u043b\u0438\u0448\u043d\u0438\u043c. \u0426\u0435\u043b\u044c \u043a\u043e\u043c\u043c\u0435\u0440\u0446\u0438\u0430\u043b\u0438\u0437\u0430\u0446\u0438\u0438 \u043e\u0431\u0435\u0438\u0445 \u0442\u0435\u0445\u043d\u043e\u043b\u043e\u0433\u0438\u0439, Java \u0438 FPGA, \u0432 \u0442\u043e\u043c, \u0447\u0442\u043e\u0431\u044b \u043e\u043f\u0440\u043e\u0432\u0435\u0440\u0433\u043d\u0443\u0442\u044c \u043f\u043e\u0441\u043b\u0435\u0434\u043d\u0435\u0435 \u0437\u0430\u044f\u0432\u043b\u0435\u043d\u0438\u0435. \u0425\u043e\u0440\u043e\u0448\u0438\u0435 \u043d\u043e\u0432\u043e\u0441\u0442\u0438 \u0434\u043b\u044f FPGA \u2013 \u0441 \u0438\u0441\u043f\u043e\u043b\u044c\u0437\u043e\u0432\u0430\u043d\u0438\u0435\u043c \u043f\u043e\u0434\u0445\u043e\u0434\u044f\u0449\u0438\u0445 \u0443\u0440\u043e\u0432\u043d\u0435\u0439 \u0430\u0431\u0441\u0442\u0440\u0430\u043a\u0446\u0438\u0438 \u0438 \u043d\u0430\u0431\u043e\u0440\u0430","og:url":"https:\/\/prohoster.info\/it\/blog\/administrirovanie\/neizbezhnost-proniknoveniya-fpga-v-data-tsentry","og:image":"https:\/\/prohoster.info\/wp-content\/uploads\/2021\/11\/logo-350.jpg","og:image:secure_url":"https:\/\/prohoster.info\/wp-content\/uploads\/2021\/11\/logo-350.jpg","og:image:width":350,"og:image:height":350,"article:published_time":"2020-02-03T21:00:00+00:00","article:modified_time":"2020-02-18T11:04:16+00:00","article:publisher":"https:\/\/www.facebook.com\/prohoster","article:author":"https:\/\/www.facebook.com\/prohoster"},"aioseo_meta_data":{"post_id":"56073","title":null,"description":null,"keywords":null,"keyphrases":null,"primary_term":null,"canonical_url":null,"og_title":null,"og_description":null,"og_object_type":"default","og_image_type":"default","og_image_url":null,"og_image_width":null,"og_image_height":null,"og_image_custom_url":null,"og_image_custom_fields":null,"og_video":null,"og_custom_url":null,"og_article_section":null,"og_article_tags":null,"twitter_use_og":false,"twitter_card":"default","twitter_image_type":"default","twitter_image_url":null,"twitter_image_custom_url":null,"twitter_image_custom_fields":null,"twitter_title":null,"twitter_description":null,"schema":{"blockGraphs":[],"customGraphs":[],"default":{"data":{"Article":[],"Course":[],"Dataset":[],"FAQPage":[],"Movie":[],"Person":[],"Product":[],"ProductReview":[],"Car":[],"Recipe":[],"Service":[],"SoftwareApplication":[],"WebPage":[]},"graphName":"","isEnabled":true},"graphs":[]},"schema_type":null,"schema_type_options":null,"pillar_content":false,"robots_default":true,"robots_noindex":false,"robots_noarchive":false,"robots_nosnippet":false,"robots_nofollow":false,"robots_noimageindex":false,"robots_noodp":false,"robots_notranslate":false,"robots_max_snippet":null,"robots_max_videopreview":null,"robots_max_imagepreview":"large","priority":null,"frequency":null,"local_seo":null,"seo_analyzer_scan_date":null,"breadcrumb_settings":null,"limit_modified_date":false,"reviewed_by":null,"ai":null,"created":"2021-02-28 19:31:43","updated":"2026-02-09 17:11:04"},"gt_translate_keys":[{"key":"link","format":"url"}],"_links":{"self":[{"href":"https:\/\/prohoster.info\/it\/wp-json\/wp\/v2\/posts\/56073","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/prohoster.info\/it\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/prohoster.info\/it\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/prohoster.info\/it\/wp-json\/wp\/v2\/users\/1"}],"replies":[{"embeddable":true,"href":"https:\/\/prohoster.info\/it\/wp-json\/wp\/v2\/comments?post=56073"}],"version-history":[{"count":2,"href":"https:\/\/prohoster.info\/it\/wp-json\/wp\/v2\/posts\/56073\/revisions"}],"predecessor-version":[{"id":164535,"href":"https:\/\/prohoster.info\/it\/wp-json\/wp\/v2\/posts\/56073\/revisions\/164535"}],"wp:featuredmedia":[{"embeddable":true,"href":"https:\/\/prohoster.info\/it\/wp-json\/wp\/v2\/media\/56074"}],"wp:attachment":[{"href":"https:\/\/prohoster.info\/it\/wp-json\/wp\/v2\/media?parent=56073"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/prohoster.info\/it\/wp-json\/wp\/v2\/categories?post=56073"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/prohoster.info\/it\/wp-json\/wp\/v2\/tags?post=56073"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}