l'articolo precedente<\/a><\/noindex>). Questo consente di creare relativamente rapidamente e a basso costo il simulatore stesso. Il livello ISA \u00e8 inoltre vantaggioso perch\u00e9 rimane pi\u00f9 o meno costante, a differenza del livello API\/ABI che cambia pi\u00f9 frequentemente. Inoltre, un'implementazione a livello di istruzioni consente di eseguire il cosiddetto software binario non modificato, cio\u00e8 eseguire codice gi\u00e0 compilato senza alcuna modifica, proprio come viene utilizzato sull'hardware reale. In altre parole, \u00e8 possibile creare una copia ( <\/p>\nLe prestazioni dei simulatori <\/h3>\n
Qui \u00e8 pertinente affrontare il tema delle prestazioni dei simulatori. Solitamente vengono misurate in IPS (istruzioni al secondo), pi\u00f9 precisamente in MIPS (milioni di IPS), cio\u00e8 nel numero di istruzioni del processore eseguite dal simulatore in un secondo. Allo stesso tempo, la velocit\u00e0 di simulazione dipende anche dalle prestazioni del sistema su cui avviene la simulazione. Pertanto, forse \u00e8 pi\u00f9 corretto parlare di \u00abriduzione della velocit\u00e0\u00bb (slowdown) del simulatore rispetto al sistema originale. <\/p>\n
I simulator full-platform pi\u00f9 comuni disponibili sul mercato, come QEMU, VirtualBox o VmWare Workstation, offrono buone prestazioni. Per l'utente potrebbe anche non essere evidente che il lavoro avviene in un simulatore. Questo accade grazie alla speciale funzionalit\u00e0 di virtualizzazione implementata nei processori, agli algoritmi di traduzione binaria e ad altri aspetti interessanti. Questa \u00e8 un'argomento per un articolo separato, ma in breve, la virtualizzazione \u00e8 la capacit\u00e0 hardware dei moderni processori che consente ai simulatori di non simulare le istruzioni, ma di eseguirle direttamente su un processore reale, se ovviamente le architetture del simulatore e del processore sono simili. La traduzione binaria consiste nella conversione del codice di macchina guest in codice di macchina host e nella successiva esecuzione su un processore reale. Di conseguenza, la simulazione \u00e8 solo leggermente pi\u00f9 lenta, circa 5-10 volte, e spesso funziona alla stessa velocit\u00e0 di un sistema reale. Anche se molti fattori influiscono su questo. Ad esempio, se desideriamo simulare un sistema con diverse decine di processori, la velocit\u00e0 diminuir\u00e0 immediatamente di tale fattore. D'altro canto, simulatori come Simics nelle ultime versioni supportano l'hardware host multiprocessore e parallelizzano efficacemente i core simulati sui core del processore reale. <\/p>\n
Parlando della velocit\u00e0 della simulazione microarchitetturale, questa \u00e8 generalmente pi\u00f9 lenta di diversi ordini di grandezza, circa 1000-10000 volte, rispetto all'esecuzione su un computer normale senza simulazione. Le implementazioni a livello di elementi logici sono ancora pi\u00f9 lente di diversi ordini di grandezza. Pertanto, come emulatore a questo livello, si utilizzano le FPGA, il che consente di aumentare notevolmente le prestazioni. <\/p>\n
Il grafico sottostante mostra la dipendenza approssimativa della velocit\u00e0 di simulazione dalla complessit\u00e0 del modello. <\/p>\n
Simulazione no. di cicli <\/h3>\n \nNonostante la bassa velocit\u00e0 di esecuzione, i simulatori microarchitettonici sono abbastanza diffusi. La modellazione dei blocchi interni del processore \u00e8 necessaria per simulare con precisione il tempo di esecuzione di ogni istruzione. Qui potrebbe sorgere un malinteso: perch\u00e9 non programmare semplicemente il tempo di esecuzione per ogni istruzione? Ma un tale simulatore sarebbe molto impreciso, poich\u00e9 il tempo di esecuzione della stessa istruzione pu\u00f2 variare da chiamata a chiamata. <\/p>\n
Un esempio semplice \u00e8 l'istruzione di accesso alla memoria. Se la cella di memoria richiesta \u00e8 disponibile nella cache, il tempo di esecuzione sar\u00e0 minimo. Se l'informazione non \u00e8 presente nella cache (\"cache miss\"), ci\u00f2 aumenter\u00e0 notevolmente il tempo di esecuzione dell'istruzione. Pertanto, \u00e8 necessaria una modellazione della cache per una simulazione precisa. Tuttavia, non ci si limita solo al modello della cache. Il processore non aspetter\u00e0 semplicemente di ricevere i dati dalla memoria se non sono presenti nella cache. Invece, inizier\u00e0 a eseguire le istruzioni successive, selezionando quelle che non dipendono dal risultato della lettura dalla memoria. Questa \u00e8 chiamata esecuzione \"fuori ordine\" (OOO, out of order execution), necessaria per minimizzare il tempo di inattivit\u00e0 del processore. Tenere conto di tutto questo nel calcolo del tempo di esecuzione delle istruzioni richiede la modellazione dei blocchi corrispondenti del processore. Tra queste istruzioni, eseguite mentre si attende il risultato della lettura dalla memoria, pu\u00f2 comparire un'operazione di salto condizionale. Se il risultato della condizione non \u00e8 noto al momento, il processore non interrompe l'esecuzione, ma fa un \"supposizione\", esegue il salto corrispondente e continua a eseguire preventivamente le istruzioni dal punto del salto. Questo blocco, chiamato branch predictor, deve essere implementato anche nel simulatore microarchitettonico. <\/p>\n
L'immagine sottostante mostra i principali blocchi del processore; non \u00e8 necessario conoscerla, \u00e8 fornita solo per illustrare la complessit\u00e0 dell'implementazione microarchitettonica. <\/p>\n
Come mostrato sopra, la simulazione a ciclo \u00e8 molto lenta, pertanto viene utilizzata solo per l'analisi di specifici aspetti del funzionamento del programma, dove \u00e8 necessario conoscere la reale velocit\u00e0 di esecuzione e valutare le prestazioni future del dispositivo, il cui prototipo \u00e8 in fase di simulazione. <\/p>\n
Per simulare il restante tempo di esecuzione del programma viene utilizzato un simulatore funzionale. Come avviene realmente questo utilizzo combinato? Inizialmente si avvia il simulatore funzionale, sul quale viene caricato il sistema operativo e tutto il necessario per avviare il programma in analisi. Infatti, non ci interessa n\u00e9 il sistema operativo n\u00e9 le fasi iniziali di avvio del programma, la sua configurazione e altro. Tuttavia, non possiamo neppure saltare queste parti e passare direttamente all'esecuzione del programma a met\u00e0. Pertanto, tutte queste fasi preliminari vengono elaborate sul simulatore funzionale. Dopo che il programma \u00e8 stato eseguito fino al momento di nostro interesse, ci sono due opzioni. Possiamo sostituire il modello con uno a ciclo e continuare l'esecuzione. La modalit\u00e0 di simulazione in cui viene utilizzato il codice eseguibile (ovvero i normali file di programma compilati) \u00e8 chiamata simulazione in esecuzione (execution driven simulation). Questa \u00e8 la forma di simulazione pi\u00f9 comune. \u00c8 possibile anche un altro approccio: la simulazione basata su tracce (trace driven simulation). <\/p>\n
Simulazione basata su tracce <\/h3>\n \nConsiste in due fasi. Utilizzando un simulatore funzionale o un sistema reale, le azioni del programma vengono registrate e scritte in un file di log. Questo log \u00e8 chiamato traccia (trace). A seconda di ci\u00f2 che viene analizzato, la traccia pu\u00f2 includere istruzioni eseguibili, indirizzi di memoria, numeri di porta, informazioni sulle interruzioni. <\/p>\n
Il passo successivo \u00e8 la \"riproduzione\" della traccia, quando il simulatore a ciclo di clock legge la traccia ed esegue tutte le istruzioni in essa registrate. Alla fine otteniamo il tempo di esecuzione di questo pezzo di programma, cos\u00ec come varie caratteristiche di questo processo, come la percentuale di colpi nella cache. <\/p>\n
Una caratteristica importante del lavoro con le tracce \u00e8 la determinazione, il che significa che, eseguendo la simulazione nel modo descritto sopra, riproduciamo la stessa sequenza di azioni ogni volta. Questo ci consente, modificando i parametri del modello (dimensioni della cache, dei buffer e delle code) e utilizzando diversi algoritmi interni o configurandoli, di esplorare come un determinato parametro influisce sulle prestazioni del sistema e quale opzione offre i risultati migliori. Tutto questo pu\u00f2 essere fatto con il modello prototipo del dispositivo prima della creazione del prototipo hardware reale. <\/p>\n
La complessit\u00e0 di questo approccio risiede nella necessit\u00e0 di un'esecuzione preliminare dell'applicazione e nella raccolta della traccia, nonch\u00e9 nelle enormi dimensioni del file di traccia. Tra i vantaggi c'\u00e8 il fatto che \u00e8 sufficiente modellare solo la parte del dispositivo o della piattaforma di interesse, mentre la simulazione di esecuzione richiede normalmente il modello completo. <\/p>\n
Quindi, in questo articolo abbiamo esaminato le caratteristiche della simulazione a piattaforma completa, abbiamo parlato della velocit\u00e0 delle implementazioni a diversi livelli, simulazione a ciclo di clock e tracce. Nel prossimo articolo descriver\u00f2 i principali scenari di utilizzo dei simulatori, sia per scopi personali che dal punto di vista dello sviluppo nelle grandi aziende.habr.com<\/a> <\/p>","protected":false,"gt_translate_keys":[{"key":"rendered","format":"html"}]},"excerpt":{"rendered":"\u0412\u043e \u0432\u0442\u043e\u0440\u043e\u0439 \u0447\u0430\u0441\u0442\u0438 \u0441\u0442\u0430\u0442\u044c\u0438 \u043e \u0441\u0438\u043c\u0443\u043b\u044f\u0442\u043e\u0440\u0430\u0445 \u043a\u043e\u043c\u043f\u044c\u044e\u0442\u0435\u0440\u043d\u044b\u0445 \u0441\u0438\u0441\u0442\u0435\u043c \u043f\u0440\u043e\u0434\u043e\u043b\u0436\u0443 \u0440\u0430\u0441\u0441\u043a\u0430\u0437\u044b\u0432\u0430\u0442\u044c \u0432 \u043f\u0440\u043e\u0441\u0442\u043e\u0439 \u043e\u0437\u043d\u0430\u043a\u043e\u043c\u0438\u0442\u0435\u043b\u044c\u043d\u043e\u0439 \u0444\u043e\u0440\u043c\u0435 \u043e \u043a\u043e\u043c\u043f\u044c\u044e\u0442\u0435\u0440\u043d\u044b\u0445 \u0441\u0438\u043c\u0443\u043b\u044f\u0442\u043e\u0440\u0430\u0445, \u0430 \u0438\u043c\u0435\u043d\u043d\u043e \u043e \u043f\u043e\u043b\u043d\u043e\u043f\u043b\u0430\u0442\u0444\u043e\u0440\u043c\u0435\u043d\u043d\u043e\u0439 \u0441\u0438\u043c\u0443\u043b\u044f\u0446\u0438\u0438, \u0441 \u043a\u043e\u0442\u043e\u0440\u043e\u0439 \u0447\u0430\u0449\u0435 \u0432\u0441\u0435\u0433\u043e \u0441\u0442\u0430\u043b\u043a\u0438\u0432\u0430\u0435\u0442\u0441\u044f \u043e\u0431\u044b\u0447\u043d\u044b\u0439 \u043f\u043e\u043b\u044c\u0437\u043e\u0432\u0430\u0442\u0435\u043b\u044c, \u0430 \u0442\u0430\u043a\u0436\u0435 \u043e \u043f\u043e\u0442\u0430\u043a\u0442\u043e\u0432\u043e\u0439 \u043c\u043e\u0434\u0435\u043b\u0438 \u0438 \u0442\u0440\u0430\u0441\u0441\u0430\u0445, \u043a\u043e\u0442\u043e\u0440\u044b\u0435 \u0431\u043e\u043b\u044c\u0448\u0435 \u0440\u0430\u0441\u043f\u0440\u043e\u0441\u0442\u0440\u0430\u043d\u0435\u043d\u044b \u0432 \u043a\u0440\u0443\u0433\u0430\u0445 \u0440\u0430\u0437\u0440\u0430\u0431\u043e\u0442\u0447\u0438\u043a\u043e\u0432. \u0412 \u043f\u0435\u0440\u0432\u043e\u0439 \u0447\u0430\u0441\u0442\u0438 \u044f \u0440\u0430\u0441\u0441\u043a\u0430\u0437\u0430\u043b, \u0447\u0442\u043e \u0442\u0430\u043a\u043e\u0435 \u0441\u0438\u043c\u0443\u043b\u044f\u0442\u043e\u0440\u044b \u0432\u043e\u043e\u0431\u0449\u0435, \u0430 \u0442\u0430\u043a\u0436\u0435 \u043e\u0431 \u0443\u0440\u043e\u0432\u043d\u044f\u0445 […]<\/p>\n","protected":false,"gt_translate_keys":[{"key":"rendered","format":"html"}]},"author":1,"featured_media":87137,"comment_status":"open","ping_status":"open","sticky":false,"template":"","format":"standard","meta":{"footnotes":""},"categories":[688],"tags":[],"class_list":["post-87136","post","type-post","status-publish","format-standard","has-post-thumbnail","hentry","category-administrirovanie"],"aioseo_notices":[],"aioseo_head":"\n\t\t\n\t
![\"Simulatori](\"\/wp-content\/uploads\/2020\/07\/dbc7767cd563ce01b6145ac2e872d4c0.jpg\")