קישורי Uplink נוספים בארכיטקטורת הלוגיקה של מערכת Intel C620

בארכיטקטורה של פלטפורמות x86, הופיעו שתי מגמות המשלימות זו את זו. לפי גרסה אחת, עלינו להתקדם לקראת שילוב משאבי מחשוב ובקרה בשבב אחד. הגישה השנייה מקדמת חלוקת אחריות: המעבד מצויד באפיק בעל ביצועים גבוהים היוצר מערכת אקולוגית היקפית הניתנת להרחבה. הוא מהווה את הבסיס לטופולוגיית הלוגיקה של מערכת Intel C620 עבור פלטפורמות ברמה גבוהה.

ההבדל המהותי מערך השבבים הקודם של Intel C610 הוא הרחבת ערוץ התקשורת בין המעבד לציוד ההיקפי הנכלל בשבב ה-PCH באמצעות שימוש בקישורי PCIe יחד עם אפיק ה-DMI המסורתי.

בואו נסתכל מקרוב על החידושים של הגשר הדרומי של אינטל לואיסבורג: אילו גישות אבולוציוניות ומהפכניות הרחיבו את סמכויותיה בתקשורת עם מעבדים?

שינויים אבולוציוניים בתקשורת CPU-PCH

כחלק מהגישה האבולוציונית, ערוץ התקשורת הראשי בין המעבד והגשר הדרומי, שהוא אפיק ה-DMI (Direct Media Interface), קיבל תמיכה במצב PCIe x4 Gen3 עם ביצועים של 8.0 GT/S. בעבר, ב- Intel C610 PCH, התקשורת בין המעבד והלוגיקה של המערכת בוצעה במצב PCIe x4 Gen 2 ברוחב פס של 5.0 GT/S.

השוואה בין פונקציונליות הלוגיקה של המערכת של Intel C610 ו-C620

שימו לב שתת-מערכת זו הרבה יותר שמרנית מיציאות ה-PCIe המובנות של המעבד, המשמשות בדרך כלל לחיבור כונני GPU וכונני NVMe, שם נעשה שימוש ב-PCIe 3.0 כבר זמן רב ומתוכנן המעבר ל-PCI Express Gen4.

שינויים מהפכניים בתקשורת CPU-PCH

שינויים מהפכניים כוללים הוספת ערוצי תקשורת PCIe CPU-PCH חדשים, הנקראים Additional Uplinks. מבחינה פיזית, מדובר בשתי יציאות PCI Express הפועלות במצבי PCIe x8 Gen3 ו-PCIe x16 Gen3, שניהם 8.0 GT/S.

לאינטראקציה בין ה-CPU לבין Intel C620 PCH, נעשה שימוש ב-3 אוטובוסים: DMI ושתי יציאות PCI Express

מדוע היה צורך לשנות את טופולוגיית התקשורת הקיימת עם Intel C620? ראשית, ניתן לשלב ב-PCH עד 4x 10GbE בקרי רשת עם פונקציונליות RDMA. שנית, הדור החדש והמהיר יותר של מעבדי שיתוף פעולה של Intel QuickAssist Technology (QAT), המספקים תמיכת חומרה לדחיסה והצפנה, אחראים להצפנת תעבורת רשת וחילופי מערכות עם תת-מערכת האחסון. ולבסוף, "מנוע החדשנות" - מנוע חדשנות, אשר יהיה זמין רק ליצרני OEM.

מדרגיות וגמישות

מאפיין חשוב הוא היכולת לבחור באופן אופציונלי לא רק את טופולוגיית החיבור של PCH, אלא גם את סדרי העדיפויות של המשאבים הפנימיים של השבב בגישה לערוצי תקשורת מהירים עם המעבד המרכזי (מעבדים). בנוסף, ב-EPO המיוחד (EndPoint Only Mode), חיבור ה-PCH מתבצע בסטטוס של מכשיר PCI Express רגיל המכיל משאבים של 10 GbE ו-Intel QAT. במקביל, ממשק ה-DMI הקלאסי, כמו גם מספר תת-מערכות Legacy, המוצגות בשחור בתרשים, מושבתים.

ארכיטקטורה פנימית של שבב Intel C620 PCH

בתיאוריה, זה מאפשר להשתמש ביותר משבב Intel C620 PCH אחד במערכת, קנה מידה של 10 GbE ופונקציונליות Intel QAT כדי לעמוד בדרישות הביצועים. יחד עם זאת, פונקציות Legacy שדרושות רק בעותק בודד יכולות להיות מופעלות רק באחד משבבי ה-PCH המותקנים.

אז, המילה האחרונה בעיצוב תהיה של מפתח הפלטפורמה, הפועלת על בסיס גורמים טכנולוגיים ושיווקיים כאחד, בהתאם למיצוב של כל מוצר ספציפי.

מקור: www.habr.com