ARM הציגה ליבת מעבד חזקה חדשה - Cortex-A77

ARM חשפה את עיצוב המעבד האחרון שלה, Cortex-A77. כמו ה-Cortex-A76 של השנה שעברה, ליבה זו מיועדת למשימות יוקרתיות בסמארטפונים ובמגוון רחב של מכשירים. בו, המפתח שואף להגדיל את מספר הפקודות המבוצעות בכל מחזור (IPC). מהירויות השעון וצריכת החשמל נשארו בערך ברמה של Cortex-A76.

נכון לעכשיו, ARM שואפת להגדיל במהירות את ביצועי הליבות שלה. על פי תוכניותיה, החל מה-Cortex-A73 2016 ועד לעיצוב הרקולס 2020, החברה מתכוונת להגדיל את כוח המעבד פי 2,5. כבר מעברים מ-16 ננומטר ל-10 ננומטר ולאחר מכן ל-7 ננומטר אפשרו להגדיל את תדר השעון, ובשילוב עם ארכיטקטורת Cortex-A75 ולאחר מכן Cortex-A76, על פי הערכות ARM, יש לעלייה של פי 1,8 בביצועים. הושג עד היום. כעת הליבה Cortex-A77 תאפשר, עקב צמיחת ה-IPC, להגדיל את הביצועים ב-20% נוספים באותה תדר שעון. כלומר, עלייה של פי 2,5 ב-2020 הופכת ממשית למדי.

למרות עלייה של 20% ב-IPC, ARM מעריכה שצריכת החשמל של ה-A77 לא עלתה. הפשרה במקרה זה היא ששטח התבנית של A77 גדול בכ-17% מ-A76 באותם קצבי תהליך. כתוצאה מכך, העלות של ליבה בודדת תגדל מעט. אם נשווה את ההישג של ARM עם מובילי התעשייה, אז כדאי לומר ש-AMD ב-Zen 2 השיגה עלייה של 15% ב-IPC בהשוואה ל-Zen +, וערך ה-IPC של ליבות אינטל נשאר בערך באותה רמה עבור רבים שנים.

חלון הביצוע עם שינוי ברצף הפקודות (גודל חלון לא בסדר) גדל ב-25%, עד 160 יחידות, מה שמאפשר לגרעין להגדיל את ההקבלה של החישובים. אפילו ל-Cortex-A76 היה מאגר מטרה סניף גדול, וב-Cortex-A77 הוא הוגדל בעוד 33%, ל-8 KB, מה שמאפשר לבלוק חיזוי הסניף להתמודד ביעילות עם הגידול במספר ההוראות המקבילות.

מעניין עוד יותר הוא מטמון חדש לחלוטין של 1,5KB המאחסן את פעולות המאקרו (MOPs) שהוחזרו ממודול הפענוח. ארכיטקטורת מעבד ARM מפענחת הוראות מאפליקציית המשתמש ל-macro-ops קטנים יותר, ולאחר מכן מפרקת אותן ל-micro-ops המועברות לליבה של ביצוע. מטמון ה-MOP משמש להפחתת ההשפעה של ענפים ושטיפות שדילגו, מכיוון שפעולות מאקרו מאוחסנות כעת בבלוק נפרד ואינן דורשות פענוח מחדש - ובכך להגדיל את התפוקה הכוללת של הליבה. בעומסי עבודה מסוימים, הבלוק החדש הוא תוספת שימושית מאוד למטמון ההוראות הסטנדרטי.

בלוק ה-ALU הרביעי ובלוק המסועף השני נוספו לליבת הביצוע. ה-ALU הרביעי מגדיל את התפוקה הכוללת של המעבד פי 1,5 בשל היכולת לבצע הוראות מחזוריות בודדות (כגון ADD ו-SUB) ופעולות דו-מחזוריות של מספרים כמו כפל. שני ה-ALUs האחרים יכולים להתמודד רק עם הוראות בסיסיות של מחזור בודד, בעוד שהגוש האחרון טעון בפעולות מתמטיות מורכבות יותר כגון חלוקה, כפל-צבירה וכו'. יחידת הענף השנייה בתוך ליבת הביצוע מכפילה את מספר מעברי הענף בו-זמנית. core יכול להתמודד עם.work, וזה שימושי במקרים שבהם שתיים מתוך שש הפקודות שנשלחו הן מעברי ענף. בדיקות פנימיות ב-ARM הראו יתרון ביצועים משימוש בבלוק הקפיצה השני הזה.

שינויים הליבה אחרים כוללים הוספת צינור הצפנת AES שני, הגדלת רוחב הפס של הזיכרון, שיפור שליפת הנתונים מראש של הדור הבא כדי לשפר את יעילות החשמל תוך הגדלת תפוקת מערכת DRAM, אופטימיזציות של מטמון ועוד.

העלייה הגדולה ביותר נצפית ב-Cortex-A77 בפעולות שלמים ובחישובי נקודה צפה. זה מגובה בבדיקות הפנימיות של ARM ב-SPEC, שהראו שיפורים בביצועים של 20% ו-35% בפעולות של מספר שלם ונקודה צפה, בהתאמה. שיפורי רוחב הפס של הזיכרון הם איפשהו בטווח של 15-20%. בסך הכל, האופטימיזציות והשינויים ב-A77 מביאים בממוצע שיפור של 20 אחוז בביצועים לעומת הדור הקודם. עם תקני טכנולוגיה חדשים יותר כמו 7nm ULV, נוכל לקבל הטבות נוספות בשבבים הסופיים.

ARM עיצבה את ה-Cortex-A77 כך שיעבוד בחבילה 4+4 big.LITTLE (4 ליבות חזקות ו-4 פשוטות חסכוניות באנרגיה). אבל, בהתחשב בשטח המוגדל של הארכיטקטורה החדשה, יצרנים רבים, כדי לחסוך כסף, יכולים להציג חבילות של 1 + 3 + 4 או 2 + 2 + 4, שכבר מתורגלים באופן פעיל, שבהם רק ליבה אחת או שתיים יהיה A77 בלתי חתוך מן המניין.

מקור: 3dnews.ru