יוזמת FPGA בקוד פתוח

הודיעה על הקמת ארגון חדש ללא מטרות רווח, קרן FPGA עם קוד פתוח (OSFPGA), שמטרתו לפתח, לקדם וליצור סביבה לפיתוח שיתופי של פתרונות חומרה ותוכנה פתוחים הקשורים לשימוש במערך שערים שניתן לתכנת בשטח ( FPGA) מעגלים משולבים המאפשרים עבודה לוגית ניתנת לתכנות לאחר ייצור שבבים. פעולות בינאריות מפתח (AND, NAND, OR, NOR ו-XOR) בשבבים כאלה מיושמות באמצעות שערים לוגיים (מתגים) בעלי מספר כניסות ופלט אחד, שתצורת החיבורים ביניהם ניתנת לשינוי באמצעות תוכנה.

החברים המייסדים של OSFPGA כוללים כמה חוקרי טכנולוגיית FPGA בולטים מחברות ופרויקטים כמו EPFL, QuickLogic, Zero ASIC ו-GSG Group. בחסות הארגון החדש יפותח מערך כלים פתוחים וחינמיים ליצירת אב טיפוס מהיר המבוססים על שבבי FPGA ותמיכה באוטומציה של עיצוב אלקטרוני (EDA). הארגון גם יפקח על הפיתוח המשותף של סטנדרטים פתוחים הקשורים ל-FPGAs, ויספק פורום ניטרלי לחברות לחלוק חוויות וטכנולוגיות.

צפוי ש-OSFPGA יאפשר לחברות שבבים לבטל חלק מהתהליכים ההנדסיים הכרוכים בייצור FPGAs, לספק למפתחי משתמשי קצה ערימת תוכנת FPGA מוכנה מותאמת אישית, ולאפשר שיתוף פעולה ליצירת ארכיטקטורות חדשות באיכות גבוהה. יצוין כי הכלים הפתוחים המסופקים על ידי OSFPGA יישמרו ברמה הגבוהה ביותר של איכות, עומדים בתקני התעשייה או עולים עליהם.

המטרות העיקריות של קרן FPGA עם קוד פתוח הן:

• אספקת משאבים ותשתית לפיתוח סט כלים הקשורים לחומרה ותוכנה של FPGA.
• קידום השימוש בכלים אלו באמצעות אירועים שונים.
• לספק תמיכה, פיתוח ופתיחות של כלים למחקר של ארכיטקטורות FPGA מתקדמות, כמו גם פיתוחי תוכנה וחומרה קשורים.
• שמירה על קטלוג של ארכיטקטורות FPGA זמינות לציבור, טכנולוגיות עיצוב ועיצובי לוח שמקורם בפרסומים וגילויי פטנטים שפג תוקפם.
• הכן וספק גישה לחומרי הדרכה כדי לעזור לבנות קהילה של מפתחים מתעניינים.
• פשט את שיתוף הפעולה עם יצרני השבבים כדי להפחית את העלות והזמן לבדיקה ואימות של ארכיטקטורות וחומרה FPGA חדשות.

כלי קוד פתוח קשורים:

• OpenFPGA היא ערכת Electronic Design Automation (EDA) עבור FPGAs התומכת בייצור חומרה המבוססת על תיאורי Verilog.
• 1st CLaaS היא מסגרת המאפשרת לך להשתמש ב-FPGAs ליצירת מאיצי חומרה עבור יישומי אינטרנט וענן.
• Verilog-to-Routing (VTR) הוא ערכת כלים המאפשרת לך ליצור את התצורה של ה-FPGA שנבחר על סמך תיאור בשפת Verilog.
• Symbiflow היא ערכת כלים לפיתוח פתרונות המבוססים על Xilinx 7, Lattice iCE40, Lattice ECP5 ו-QuickLogic EOS S3 FPGAs.
• Yosys היא מסגרת סינתזה של Verilog RTL עבור יישומים נפוצים.
• EPFL הוא אוסף של ספריות לפיתוח יישומי סינתזה לוגית.
• LSOracle הוא תוסף לספריות EPFL למיטוב תוצאות סינתזה לוגית.
• Edalize הוא ערכת כלים של Python לאינטראקציה עם מערכות אוטומטיות לתכנון אלקטרוני (EDA) ויצירת קבצי פרויקט עבורן.
• GHDL הוא מהדר, מנתח, סימולטור וסינתיסייזר לשפת תיאור החומרה VHDL.
• VerilogCreator הוא תוסף עבור QtCreator שהופך את היישום הזה לסביבת פיתוח ב-Verilog 2005.
• FuseSoC הוא מנהל חבילות עבור HDL (Hardware Description Language) קוד וכלי הפשטה של ​​הרכבה עבור FPGA/ASIC.
• SOFA (Skywater Open-Source FPGA) היא קבוצה של FPGA IP (קניין רוחני) פתוח שנוצר באמצעות Skywater PDK ומסגרת OpenFPGA.
• openFPGALoader הוא כלי עזר לתכנות FPGAs.
• LiteDRAM - ליבת IP מותאמת אישית עבור FPGA עם הטמעת DRAM.

בנוסף, אנו יכולים לציין את פרויקט Main_MiSTer, המאפשר שימוש בלוח DE10-Nano FPGA המחובר לטלוויזיה או צג כדי לדמות את הציוד של קונסולות משחקים ישנות ומחשבים קלאסיים. בניגוד לאמולטורים הרצים, שימוש ב-FPGA מאפשר ליצור מחדש את סביבת החומרה המקורית עליה ניתן להריץ תמונות מערכת ואפליקציות קיימות עבור פלטפורמות חומרה ישנות יותר.

מקור: OpenNet.ru