אינטל, AMD ו-ARM חושפות את UCIe, תקן פתוח ל-Chiplets

הוכרזה הקמת קונסורציום UCIe (Universal Chiplet Interconnect Express), שמטרתו לפתח מפרטים פתוחים וליצור מערכת אקולוגית לטכנולוגיית שבבים. שבבים מאפשרים לך ליצור מעגלים משולבים היברידיים (מודולים מרובי שבבים), שנוצרו מגושי מוליכים למחצה עצמאיים שאינם קשורים ליצרן אחד ומקיימים אינטראקציה זה עם זה באמצעות ממשק UCIe מהיר סטנדרטי.

כדי לפתח פתרון מיוחד, למשל, יצירת מעבד עם מאיץ מובנה ללמידת מכונה או עיבוד פעולות רשת, בעת שימוש ב-UCIe, מספיק להשתמש ב-chiplets קיימים עם ליבות מעבד או מאיצים המוצעים על ידי יצרנים שונים. אם אין פתרונות סטנדרטיים, אתה יכול ליצור צ'יפלט משלך עם הפונקציונליות הדרושה, תוך שימוש בטכנולוגיות ופתרונות הנוחים לך.

לאחר מכן, די לשלב את הצ'יפלטים שנבחרו באמצעות פריסת בלוק בסגנון מערכות בנייה של LEGO (הטכנולוגיה המוצעת מזכירה מעט שימוש בלוחות PCIe להרכבת חומרת המחשב, אך רק ברמת המעגלים המשולבים). חילופי נתונים ואינטראקציה בין שבבים מתבצעים באמצעות ממשק UCIe המהיר, ופרדיגמת מערכת על חבילה (SoP, system-on-package) משמשת לפריסת בלוקים במקום מערכת-על-שבב ( SoC, מערכת על שבב).

בהשוואה ל-SoCs, טכנולוגיית שבבים מאפשרת ליצור בלוקים של מוליכים למחצה הניתנים להחלפה ושימוש חוזר בהם ניתן להשתמש במכשירים שונים, מה שמפחית משמעותית את עלות פיתוח השבבים. מערכות מבוססות שבבים יכולות לשלב ארכיטקטורות ותהליכי ייצור שונים - מכיוון שכל שבב פועל בנפרד, באינטראקציה באמצעות ממשקים סטנדרטיים, ניתן לשלב בלוקים עם ארכיטקטורות ערכות הוראות שונות (ISAs), כגון RISC-V, ARM ו-x86, במוצר אחד. השימוש בצ'יפלטים גם מפשט את הבדיקה - ניתן לבדוק כל צ'יפלט בנפרד בשלב לפני שילובו בפתרון מוגמר.

אינטל, AMD, ARM, קוואלקום, סמסונג, ASE (הנדסת מוליכים למחצה מתקדמת), Google Cloud, Meta/Facebook, Microsoft ו- Taiwan Semiconductor Manufacturing Company הצטרפו ליוזמה לקידום טכנולוגיית השבבים. המפרט הפתוח UCIe 1.0 מוצג לציבור, סטנדרטיזציה של שיטות לחיבור מעגלים משולבים על בסיס משותף, מחסנית פרוטוקול, מודל תכנות ותהליך בדיקה. הממשקים לחיבור שבבים תומכים ב-PCIe (PCI Express) ו-CXL (Compute Express Link).

מקור: OpenNet.ru