אינטל הציגה כלים חדשים לאריזת שבבים מרובים

לאור המחסום המתקרב בייצור השבבים, שהוא חוסר האפשרות לצמצם תהליכים טכניים נוספים, מגיעה לקדמת הבמה אריזות מרובות שבבים של גבישים. הביצועים של מעבדים עתידיים יימדדו לפי המורכבות, או טוב יותר, המורכבות של הפתרונות. ככל שיוקצו יותר פונקציות לשבב מעבד קטן, כך הפלטפורמה כולה תהיה חזקה ויעילה יותר. במקרה זה, המעבד עצמו יהווה פלטפורמה של מסה של גבישים הטרוגניים המחוברים באמצעות אוטובוס מהיר, אשר לא יהיה גרוע יותר (מבחינת מהירות וצריכה) מאשר אם היה מדובר בגביש מונוליטי אחד. במילים אחרות, המעבד יהפוך גם ללוח אם וגם לסט של כרטיסי הרחבה, כולל זיכרון, ציוד היקפי וכדומה.

אינטל כבר הדגימה יישום של שתי טכנולוגיות קנייניות לאריזה מרחבית של גבישים לא דומים בחבילה אחת. אלה הם EMIB ו Foveros. הראשון הוא ממשקי גשר המובנים במצע ה"הרכבה" לסידור אופקי של גבישים, והשני הוא סידור תלת מימדי או מוערם של גבישים באמצעות, בין היתר, דרך ערוצי מתכת אנכיים TSVs. באמצעות טכנולוגיית EMIB, החברה מייצרת FPGAs מדור Stratix X ומעבדי Kaby Lake G היברידיים, וטכנולוגיית Foveros תיושם במוצרים מסחריים במחצית השנייה של השנה. לדוגמה, הוא ישמש לייצור מעבדי לייקפילד למחשב נייד.

כמובן, אינטל לא תעצור שם ותמשיך לפתח באופן אקטיבי טכנולוגיות לאריזת שבבים מתקדמת. המתחרים עושים את אותו הדבר. אֵיך TSMC, וסמסונג מפתחות טכנולוגיות לסידור מרחבי של גבישים (שבבים) ומתכוונות להמשיך למשוך את שמיכת ההזדמנויות החדשות על עצמן.

לאחרונה, בכנס SEMICON West, Intel שוב הראהשהטכנולוגיות שלה לאריזות מרובות שבבים מתפתחות בקצב טוב. באירוע הוצגו שלוש טכנולוגיות שהטמעתן תתקיים בזמן הקרוב. יש לומר שכל שלוש הטכנולוגיות לא יהפכו לסטנדרטים בתעשייה. אינטל שומרת את כל הפיתוחים לעצמה ותספק אותם רק ללקוחות לצורך ייצור חוזים.

הראשונה מבין שלוש טכנולוגיות חדשות לאריזה מרחבית של צ'יפלטים היא Co-EMIB. זהו שילוב של טכנולוגיית ממשק גשר EMIB בעלות נמוכה עם שבבי Foveros. עיצובי ערימה מרובי שבבים של Foveros ניתנים לחיבור עם קישורי EMIB אופקיים למערכות מורכבות מבלי להקריב תפוקה או ביצועים. אינטל טוענת שזמן ההשהיה והתפוקה של כל הממשקים הרב-שכבתיים לא יהיו גרועים יותר מאשר בשבב מונוליטי. למעשה, בשל הצפיפות הקיצונית של גבישים הטרוגניים, הביצועים הכוללים ויעילות האנרגיה של הפתרון והממשקים יהיו גבוהים אף יותר מאשר במקרה של פתרון מונוליטי.

בפעם הראשונה, טכנולוגיית Co-EMIB יכולה לשמש לייצור מעבדים היברידיים של אינטל עבור מחשב העל Aurora, שצפוי להישלח בסוף 2021 (פרויקט משותף של אינטל ו-Cray). מעבד האב-טיפוס הוצג ב-SEMICON West כמחסנית של 18 קוביות קטנות על קוביות גדולות אחת (Foveros), שזוג שלהן חובר אופקית על ידי חיבור EMIB.

השנייה מבין שלוש טכנולוגיות אריזת השבבים המרחביים החדשות של אינטל נקראת Omni-Directional Interconnect (ODI). טכנולוגיה זו אינה אלא שימוש בממשקי EMIB ו-Foveros לחיבור חשמלי אופקי ואנכי של גבישים. מה שהפך את ODI לפריט נפרד היה שהחברה הטמיעה אספקת חשמל ל-chiplets בערימה באמצעות חיבורי TSVs אנכיים. גישה זו תאפשר הפצה יעילה של מזון. במקביל, ההתנגדות של ערוצי TSVs 70-μm לאספקת חשמל מופחתת משמעותית, מה שיצמצם את מספר הערוצים הנדרשים לאספקת חשמל ותפנה שטח על השבב לטרנזיסטורים (לדוגמה).

לבסוף, אינטל כינתה את ממשק שבב לשבב MDIO הטכנולוגיה השלישית לאריזה מרחבית. זהו ה-Advanced Interface Bus (AIB) בצורה של שכבה פיזית לחילופי אותות בין שבבים. למהדרין, זהו הדור השני של האוטובוס AIB, אותו מפתחת אינטל עבור DARPA. הדור הראשון של AIB הוצג בשנת 2017 עם יכולת העברת נתונים על כל איש קשר במהירות של 2 Gbit/s. אפיק MDIO יספק החלפה במהירות של 5,4 Gbit/s. קישור זה יהפוך למתחרה לאוטובוס TSMC LIPINCON. מהירות ההעברה של LIPINCON גבוהה יותר - 8 Gbit/s, אבל לאינטל MDIO יש צפיפות GB/s למילימטר גבוהה יותר: 200 לעומת 67, אז אינטל טוענת לפיתוח שאינו גרוע מזה של המתחרה.

מקור: 3dnews.ru