ממשק PCI Express 5.0 עובד הוצג בכנס בטאיפיי

כידוע, אוצרת ממשק ה-PCI Express, הקבוצה הבין-תעשייתית PCI-SIG, ממהרת לפצות על הפיגור הארוך מאחורי לוח הזמנים בהבאת לשוק גרסה חדשה של אפיק PCI Express בגרסה 5.0 של מפרטים. הגרסה הסופית של מפרטי PCIe 5.0 אושרה על ידי זה באביב, ובשנה החדשה אמורים להופיע בשוק מכשירים עם תמיכה באוטובוס המעודכן. נזכיר לכם שבהשוואה ל-PCIe 4.0, מהירות ההעברה לאורך קו ה-PCIe 5.0 תוכפל ל-32 גיגה-טרנסקציות בשנייה (32 GT/s).

מפרטים הם מפרטים, אך לצורך יישום מעשי של הממשק החדש, דרושים סיליקון ובלוקים עובדים לצורך רישוי למפתחי בקרים של צד שלישי. אחת ההחלטות הללו אתמול והיום בכנס בטאיפיי הראה חברות Astera Labs, Synopsys ואינטל. נטען כי מדובר בפתרון המקיף הראשון המוכן במלואו ליישום בייצור ולרישוי.

הפלטפורמה המוצגת בטייוואן משתמשת בשבב הטרום-ייצור של אינטל, בקר Synopsys DesignWare ובשכבה הפיזית PCIe 5.0 של החברה, שניתן לרכוש ברישיון, וכן ב-retimers מבית Astera Labs. Retimers הם שבבים המשחזרים את שלמות פולסי השעון בנוכחות הפרעות או במקרה של אות חלש.

כפי שאתה יכול לדמיין, ככל שמהירות העברת הנתונים בקו אחד עולה, שלמות האות נוטה לרדת ככל שקווי התקשורת מתארכים. כך למשל לפי המפרט לקו PCIe 4.0 טווח השידור ללא שימוש במחברים בקו הוא 30 ס"מ בלבד. לקו PCIe 5.0 מרחק זה יהיה קצר עוד יותר וגם במרחק כזה יש צורך לכלול טיימרים חוזרים במעגל הבקר. Astera Labs הצליחה לפתח ריטיימרים שיוכלו לפעול גם בממשק PCIe 4.0 וגם כחלק מממשק PCIe 5.0, שהודגם בכנס.

מקור: 3dnews.ru