פרויקט VeriGPU מפתח GPU פתוח בשפת Verilog

פרויקט VeriGPU נועד ליצור GPU פתוח שפותח בשפת Verilog לתיאור ומידול של מערכות אלקטרוניות. בתחילה, הפרויקט מפותח באמצעות סימולטור Verilog, אך לאחר השלמתו ניתן להשתמש בו לייצור שבבים אמיתיים. הפיתוחים של הפרויקט מופצים תחת רישיון MIT.

VeriGPU ממוקם כמעבד ספציפי ליישום (ASIC) המותאם להאצת חישובים הקשורים למערכות למידת מכונה. התוכניות כוללות תאימות למסגרת PyTorch Deep Machine Learning ויכולת לפתח יישומים עבור VeriGPU באמצעות ממשק ה-HIP (Heterogeneous-Compute Interface). בעתיד, אפשר להוסיף תמיכה לממשקי API אחרים, כמו SYCL ו-NVIDIA CUDA.

ה-GPU מתפתח מערך ההוראות של RISC-V, אך הארכיטקטורה הפנימית המתקבלת של ערכת הוראות ה-GPU תואמת במידה חלשה ל-RISC-V ISA, שכן במצבים שבהם עיצוב ה-GPU אינו מתאים לייצוג RISC-V, הוא לא נועד לשמור על תאימות RISC-V. הפיתוח מתמקד ביכולות הנדרשות למערכות למידת מכונה, כך שכדי לצמצם את הגודל והמורכבות של מטריצת השבב, הוא משתמש רק בפורמט הנקודה הצפה BF16 ורק בפעולות הנקודה הצפה הנדרשות ללמידת מכונה, כגון exp, log, tanh ו-sqrt, זמינים.

בין הרכיבים שכבר זמינים הם בקר ה-GPU, APU (יחידת עיבוד מואצת) לפעולות של מספרים שלמים ("+",,"-","/,","*"), ויחידה לפעולות נקודה צפה ("+", "*") ובלוק מסועף. כדי ליצור יישומים, הוא מציע אסמבלר ותמיכה להידור קוד C++ המבוסס על LLVM. בין היכולות המתוכננות, מודגשות ביצוע מקביל של הוראות, שמירה במטמון של נתונים וזיכרון הוראות ופעולות SIMT (Single instruction multiple thread).

מקור: OpenNet.ru