TSMC משלימה פיתוח תהליכים 5nm - ייצור מסוכן מתחיל

מזיפת המוליכים למחצה הטיוואנית TSMC הודיעה כי השלימה את הפיתוח של תשתית העיצוב עבור טכנולוגיית תהליך ה-5nm תחת פלטפורמת החדשנות הפתוחה, כולל קבצי טכנולוגיה וערכות עיצוב. טכנולוגיית התהליך עברה מבחני אמינות של שבבי סיליקון רבים. זה מאפשר יצירת מערכות 5nm עם שבב יחיד עבור הדור הבא של פתרונות ניידים ובעלי ביצועים גבוהים המיועדים לשווקי 5G ו-AI הצומחים במהירות.

תהליך ה-5nm של TSMC כבר הגיע לשלב הייצור המסוכן. באמצעות הליבה של ARM Cortex-A72 כדוגמה, בהשוואה לתהליך ה-7 ננומטר של TSMC, היא מספקת שיפור של פי 1,8 בצפיפות המות ושיפור של 15% במהירות השעון. טכנולוגיית ה-5nm מנצלת את פישוט התהליך על ידי מעבר מלא לליתוגרפיה אולטרה סגולה קיצונית (EUV), תוך התקדמות טובה בשיפור שיעורי תפוקת השבבים. כיום, הושגה רמה גבוהה יותר של בשלות טכנולוגית בהשוואה לתהליכי TSMC קודמים באותו שלב של פיתוח.

כל תשתית TSMC 5nm זמינה כעת להורדה. בהסתמך על המשאבים של מערכת העיצוב הפתוחה של היצרן הטייוואני, הלקוחות כבר החלו בפיתוח עיצובי אינטנסיבי. יחד עם שותפי Electronic Design Automation, החברה הוסיפה גם רמה נוספת של הסמכת רצף עיצוב.

מקור: 3dnews.ru