מעבד XiangShan Open RISC-V נוצר בסין כדי להתחרות ב-ARM Cortex-A76

המכון לטכנולוגיית מחשבים של האקדמיה הסינית למדעים הציג את פרויקט XiangShan, שמאז 2020 מפתח מעבד פתוח בעל ביצועים גבוהים המבוסס על ארכיטקטורת ערכת ההוראות RISC-V (RV64GC). הפיתוחים של הפרויקט פתוחים תחת רישיון MulanPSL 2.0 המתירני.

הפרויקט פרסם תיאור של בלוקי חומרה בשפת Chisel, המתורגם ל-Verilog, מימוש רפרנס המבוסס על FPGA, ותמונות להדמיית פעולת השבב בסימולטור Verilog הפתוח Verilator. גם דיאגרמות ותיאורים של הארכיטקטורה זמינים (בסך הכל יותר מ-400 מסמכים ו-50 אלף שורות קוד), אך עיקר התיעוד הוא בסינית. Debian GNU/Linux משמש כמערכת ההפעלה הייחוס המשמשת לבדיקת היישום מבוסס FPGA.

XiangShan טוען שהוא שבב RISC-V בעל הביצועים הגבוהים ביותר, ועובר על ה-SiFive P550. החודש מתוכנן להשלים בדיקות ב-FPGA ולשחרר שבב אב-טיפוס בעל 8 ליבות הפועל במהירות 1.3 גיגה-הרץ ומיוצר על ידי TSMC באמצעות טכנולוגיית התהליך של 28nm, בשם הקוד "Yanqi Lake". השבב כולל מטמון של 2MB, בקר זיכרון עם תמיכה בזיכרון DDR4 (עד 32GB RAM) וממשק PCIe-3.0-x4.

הביצועים של השבב הראשון במבחן SPEC2006 מוערכים ב-7/Ghz, התואמים לשבבי ARM Cortex-A72 ו-Cortex-A73. עד סוף השנה מתוכנן ייצור אב הטיפוס השני של "South Lake" עם ארכיטקטורה משופרת, שיועבר ל-SMIC בטכנולוגיית תהליך 14nm והגדלת התדר ל-2GHz. אב הטיפוס השני צפוי להופיע במהירות של 2006/Ghz במבחן SPEC10, הקרוב למעבדי ARM Cortex-A76 ו-Intel Core i9-10900K, ועדיף על ה-SiFive P550, מעבד ה-RISC-V המהיר ביותר, בעל ביצועים של 8.65/Ghz.

נזכיר כי RISC-V מספקת מערכת הוראות מכונה פתוחה וגמישה המאפשרת לבנות מיקרו-מעבדים עבור יישומים שרירותיים מבלי לדרוש תמלוגים או להטיל תנאים לשימוש. RISC-V מאפשר לך ליצור SoCs ומעבדים פתוחים לחלוטין. נכון לעכשיו, בהתבסס על מפרט RISC-V, חברות וקהילות שונות תחת רישיונות חופשיים שונים (BSD, MIT, Apache 2.0) מפתחות כמה עשרות גרסאות של ליבות מיקרו-מעבדים, SoCs ושבבים שכבר מיוצרים. מערכות הפעלה עם תמיכה באיכות גבוהה עבור RISC-V כוללות את לינוקס (הנוכחת מאז ההפצות של Glibc 2.27, binutils 2.30, gcc 7 וליבת לינוקס 4.15) ו- FreeBSD.

מקור: OpenNet.ru