Coreboot 4.22 שוחרר

פרויקט CoreBoot 4.22 זמין כעת. הוא מפתח אלטרנטיבה חינמית לקושחה ו-BIOS קנייניים. קוד הפרויקט מופץ תחת רישיון GPLv2. 135 מפתחים השתתפו ביצירת הגרסה החדשה, אשר הכינו 977 שינויים. יצוין כי החל מהמהדורה הבאה, הפרויקט יעבור לסכמת מתן שמות חדשה לגרסה המשתמשת בקישור תאריך (year.month.update), לדוגמה, בפברואר 2024, במקום גרסה 4.23, תיווצר מהדורה 24.02.00.

שינויים עיקריים:

• נוסף יישום ראשוני של פלטפורמת AMD openSIL (ספריית אתחול סיליקון בקוד פתוח), אשר מפתחת רכיבים לפישוט יצירת קושחה.
• נוספה תמיכה עבור 17 לוחות אם. 11 מהלוחות שנוספו משמשים במכשירים שבהם פועל Chrome OS או שרתים גוגל. עמלות שאינן קשורות לגוגל:
  • AMD אוניקס
  • אינטל מטאורלייק-P RVP
  • פוריזם
  • פוריזם ליברם L1UM גרסה 2
  • סימנס FA EHL
  • סופרמיקרו X11SSW-F
• נוספה תמיכה עבור AMD Genoa SoC.
• בארכיטקטורת x86, שלבי טרום-אתחול הזיכרון תומכים במקטע ".data", המאפשר שימוש בהגדרות משתנים גלובליות בקוד C. במהלך שלב בלוק האתחול, הנתונים מצורפים מיד לאחר הקוד ולאחר מכן מוצבים במטמון באמצעות מושג Cache-As-RAM (VMA).
• עבור מערכות x86, שלבי ramstage ו-pre-initialization תומכים כעת בתמיכה במטמון עבור מערכת הקבצים CBFS המשמשת לאירוח רכיבי Coreboot ב-Flash. מטמון CBFS מאפשר לפרוק קבצי CBFS באמצעות הפונקציה cbfs_map() מבלי לשמור אזור זיכרון נפרד עבור הקובץ. הפרמטרים PRERAM_CBFS_CACHE_SIZE ו-RAMSTAGE_CBFS_CACHE_SIZE מוצעים להגדרת גודל המטמון.
• נוספה היכולת להטמיע romstage בתוך בלוק האתחול. אספקת romstage כחלק מבלוק האתחול מאפשרת הפחתת גודל הקוד ב-10-20 אלף שורות. בין המצבים בהם ייתכן שיידרש אספקת romstage נפרדת נמנות תצורות עם vboot או מצב fallback, כמו גם התקנים עם גודל בלוק אתחול מוגבל (Intel APL 32K) או מדיית אתחול איטית מדי (חלק מ-ARM SoC).
• נוסף API ל-gfx כדי לזהות נוכחות של מסך חיצוני במכשירים עם שבבי אינטל.
• pci_rom תומך כעת בהוספת סכום בדיקה עבור VBIOS בעת מילוי טבלת VFCT. סכום בדיקה זה נבדק גם על ידי חלק ממנהלי ההתקנים של AMD עבור Windows.
• נוספו שינויים כדי לאפשר הפעלה Windows בחלק ממחשבי Chromebook עם Coreboot.
• יישמה יצירה של טבלת ACPI עבור מכשירים המבוססים על ארכיטקטורת ARM64.
• תאימות משופרת עם מפרטי ACPI.
• הגדרות MRC (קוד ייחוס זיכרון) עבור לוחות SNB+MRC הועברו למבנה DeviceTree.
• רכיבי מטען מעודכנים המבוססים על U-Boot ו-edk2.
• הכלים בהם נעשה שימוש עודכנו: GMP 6.3.0, binutils 2.41 ו-MPFR 4.2.1.
• הענף הראשי במאגר גיט שונה מ-"master" ל-"main".

מקור: OpenNet.ru