ARM は、最新のプロセッサ設計である Cortex-A77 を発表しました。 昨年の Cortex-A76 と同様、このコアはスマートフォンやさまざまなデバイスのハイエンド タスク向けに設計されています。 その中で、開発者はクロックごとに実行される命令数 (IPC) を増やすことを目指しています。 クロック速度と消費電力はほぼ Cortex-A76 レベルに留まりました。
現在、ARM はコアのパフォーマンスを迅速に向上させることを目指しています。 計画によれば、73 年の Cortex-A2016 から始まり、2020 年の Hercules 設計までに、同社は CPU 能力を 2,5 倍に高めるつもりです。 すでに 16 nm から 10 nm、そして 7 nm への移行により、クロック周波数を高めることが可能になり、ARM の推定によれば、Cortex-A75、さらに Cortex-A76 アーキテクチャと組み合わせることで、パフォーマンスが 1,8 倍向上しました。現在までに達成されています。 Cortex-A77 コアでは、IPC の向上により、同じクロック周波数でパフォーマンスをさらに 20% 向上させることができます。 つまり、2,5年には2020倍の増加がかなり現実的になる。
IPC が 20% 増加したにもかかわらず、ARM は A77 の消費電力は増加していないと推定しています。 この場合のトレードオフは、同じ処理標準において A77 のチップ面積が A17 よりも約 76% 大きいことです。 その結果、個々のコアのコストがわずかに増加します。 ARM の成果を業界リーダーと比較すると、Intel コアの IPC 値は長年にわたってほぼ同じままである一方、Zen 2 の AMD は Zen+ と比較して 15% の IPC 向上を達成したと言えます。
コマンドのシーケンスを変更するための実行ウィンドウ (アウトオブオーダー ウィンドウ サイズ) が 25% 増加して 160 ユニットになり、カーネルによる計算の並列性が向上します。 Cortex-A76 にも大きな分岐ターゲット バッファがありましたが、Cortex-A77 ではさらに 33% 増加して 8 KB となり、分岐予測ユニットが並列命令数の増加に効果的に対処できるようになりました。
さらに興味深い革新は、デコード モジュールから返されたマクロ操作 (MOP) を保存するまったく新しい 1,5 KB キャッシュです。 ARM プロセッサ アーキテクチャは、ユーザー アプリケーションからの命令をより小さなマクロ操作にデコードし、その後、実行コアに渡されるマイクロ操作に分割します。 MOP キャッシュは、マクロ操作が別のブロックに保存され、再デコードする必要がないため、ブランチやフラッシュの欠落による影響を軽減するために使用されます。これにより、全体的なコア スループットが向上します。 一部のワークロードでは、新しいブロックは標準の命令キャッシュへの追加として非常に役立ちます。
1,5 番目の ALU ブロックと XNUMX 番目の分岐ブロックが実行コアに追加されました。 XNUMX 番目の ALU は、シングルサイクル命令 (ADD や SUB など) と乗算などのプッシュプル整数演算を有効にすることで、プロセッサ全体のスループットを XNUMX 倍に向上させます。 他の XNUMX つの ALU は基本的なシングルサイクル命令のみを処理できますが、最後のブロックには除算、積和などのより複雑な数学演算がロードされます。実行コア内の XNUMX 番目の分岐ブロックにより、同時分岐遷移の数が XNUMX 倍になります。 core は作業を処理できます。これは、送信された XNUMX つのコマンドのうち XNUMX つがブランチ遷移に関連する場合に役立ちます。 ARM の内部テストでは、この XNUMX 番目の分岐ブロックを使用することでパフォーマンスが向上することがわかりました。
その他のカーネルの変更には、XNUMX 番目の AES 暗号化パイプラインの追加、メモリ帯域幅の増加、システム DRAM スループットを向上させながら電力効率を向上させる改良された次世代データ プリフェッチ エンジン、キャッシュの最適化などが含まれます。
Cortex-A77 では、整数および浮動小数点演算において最大の向上が見られます。 これは、ARM の内部 SPEC ベンチマークによってサポートされており、整数演算と浮動小数点演算でそれぞれ 20% と 35% のパフォーマンス向上が示されています。 メモリ帯域幅の向上は 15 ～ 20% の範囲です。 全体として、A77 への最適化と変更により、前世代と比較してパフォーマンスが平均 20% 向上しました。 7nm ULV のような新しい技術標準により、最終チップでさらなる利点を得ることができます。
ARM は、77+4 big.LITTLE の組み合わせ (4 つの強力なコアと 4 つのシンプルなエネルギー効率の高いコア) で動作する Cortex-A4 を開発しました。 しかし、新しいアーキテクチャの面積が増加したことを考慮すると、多くのメーカーはコストを節約するために、すでに積極的に実施されている 1+3+4 または 2+2+4 の組み合わせを導入することができます。本格的なノーカット A77 であること。
出所： 3dnews.ru