オープン仕様の開発とチップレット技術のエコシステムの構築を目的とした、UCIe (Universal Chiplet Interconnect Express) コンソーシアムの設立が発表されました。 チップレットを使用すると、XNUMX つのメーカーに束縛されない独立した半導体ブロックから形成され、標準の高速 UCIe インターフェイスを使用して相互に通信する、複合ハイブリッド集積回路 (マルチチップ モジュール) を作成できます。
特殊なソリューションを開発するには、たとえば、機械学習やネットワーク操作の処理用にアクセラレータを内蔵したプロセッサを作成する場合、UCIe を使用する場合は、さまざまなメーカーが提供するプロセッサ コアまたはアクセラレータを備えた既存のチップレットを使用するだけで十分です。 標準ソリューションがない場合は、使いやすいテクノロジーとソリューションを使用して、必要な機能を備えた独自のチップレットを作成できます。
この後、レゴ構築セットのスタイルのブロック レイアウトを使用して、選択したチップレットを組み合わせるだけで十分です (提案されたテクノロジは、PCIe ボードを使用してコンピュータのハードウェアを組み立てることをいくらか思い出させますが、あくまで集積回路のレベルでのみです)。 チップレット間のデータ交換と対話は高速 UCIe インターフェイスを使用して実行され、システム オン チップ (SoP、システム オン パッケージ) パラダイムがブロックのレイアウトに使用されます。 SoC、システムオンチップ)。
SoC と比較して、チップレット テクノロジにより、さまざまなデバイスで使用できる交換および再利用可能な半導体ブロックの作成が可能になり、チップ開発コストが大幅に削減されます。 チップレットベースのシステムは、異なるアーキテクチャと製造プロセスを組み合わせることができます。各チップレットは個別に動作し、標準インターフェイスを通じて相互作用するため、RISC-V、ARM、x86 などの異なる命令セット アーキテクチャ (ISA) のブロックを XNUMX つの製品に組み合わせることができます。 チップレットの使用によりテストも簡素化され、完成したソリューションに統合される前の段階で各チップレットを個別にテストできます。
Intel、AMD、ARM、Qualcomm、Samsung、ASE (Advanced Semiconductor Engineering)、Google Cloud、Meta/Facebook、Microsoft、Taiwan Semiconductor Manufacturing Company がチップレット技術推進の取り組みに参加しています。 オープン仕様 UCIe 1.0 は一般公開されており、共通ベースで集積回路を接続する方法、プロトコル スタック、プログラミング モデル、テスト プロセスを標準化しています。 チップレット接続用のインターフェースはPCIe（PCI Express）とCXL（Compute Express Link）をサポートする。
出所： オープンネット.ru