インテルはマルチチップチップパッケージング用の新しいツールを導入しました

技術プロセスのさらなるダウンスケールが不可能であるというチップ生産の障壁が近づいていることを考慮して、結晶のマルチチップパッケージングが前面に出てきています。 将来のプロセッサのパフォーマンスは、ソリューションの複雑さ、あるいはさらに言えば、ソリューションの複雑さによって測定されるでしょう。 小さなプロセッサ チップに割り当てられる機能が増えるほど、プラットフォーム全体がより強力で効率的になります。 この場合、プロセッサ自体は、高速バスで接続された異種結晶の塊からなるプラットフォームとなり、(速度と消費量の点で) XNUMX つのモノリシック結晶である場合と比べて遜色ありません。 言い換えれば、プロセッサーはマザーボードと、メモリーや周辺機器などを含む拡張カードのセットの両方になります。

インテルは、異なる結晶を XNUMX つのパッケージに空間的にパッケージングするための XNUMX つの独自技術の実装をすでに実証しています。 これらはEMIBと Foveros。 XNUMX つ目は、結晶を水平に配置するために「実装」基板に組み込まれたブリッジ インターフェイスであり、XNUMX つ目は、特に垂直メタライゼーション チャネル TSV を使用した結晶の XNUMX 次元または積層配置です。 同社はEMIBテクノロジーを使用してStratix X世代FPGAとKaby Lake Gハイブリッドプロセッサを生産しており、Foverosテクノロジーは今年下半期に商用製品に実装される予定です。 たとえば、Lakefield ラップトップ プロセッサの製造に使用されます。

もちろん、インテルはこれにとどまらず、進歩的なチップパッケージングのためのテクノロジーを積極的に開発し続けます。 競合他社も同じことをやっています。 どうやって TSMC、サムスンは結晶（チップレット）の空間的配置のための技術を開発しており、新たな機会の毛布を自社で引っ張り続けるつもりです。

最近、SEMICON West カンファレンスでインテルが再び показалаマルチチップパッケージングの技術は良いペースで開発されているとのこと。 このイベントでは、近い将来実装される予定の XNUMX つのテクノロジーが紹介されました。 XNUMX つのテクノロジーすべてが業界標準になるわけではないと言わざるを得ません。 インテルはすべての開発を自社で保管し、受託製造の場合にのみクライアントに提供します。

チップレットの空間実装のための XNUMX つの新しいテクノロジーのうちの XNUMX つ目は Co-EMIB です。 これは、低コストの EMIB ブリッジ インターフェイス テクノロジーと Foveros チップレットを組み合わせたものです。 Foveros マルチチップ スタック設計は、スループットやパフォーマンスを犠牲にすることなく、水平 EMIB リンクを使用して複雑なシステムに相互接続できます。 Intel は、すべてのマルチレイヤー インターフェイスのレイテンシとスループットはモノリシック チップよりも悪くないと主張しています。 実際、不均質な結晶の密度が非常に高いため、溶液と界面の全体的なパフォーマンスとエネルギー効率は、モノリシック溶液の場合よりもさらに高くなります。

Co-EMIB テクノロジーは初めて、2021 年後半に出荷予定の Aurora スーパーコンピューター用のインテル ハイブリッド プロセッサーの製造に使用される可能性があります (インテルとクレイの共同プロジェクト)。 プロトタイプのプロセッサは、18 つの大きなダイ (Foveros) 上に XNUMX 個の小さなダイをスタックしたものとして SEMICON West で展示され、その XNUMX つのダイは EMIB 相互接続によって水平に接続されました。

Intel の 70 つの新しい空間チップ パッケージング テクノロジのうちの XNUMX つ目は、Omni-Directional Interconnect (ODI) と呼ばれます。 この技術は、クリスタルの水平および垂直電気接続に EMIB および Foveros インターフェースを使用することに他なりません。 ODI を別個の項目にしたのは、同社が垂直 TSV 接続を使用してスタック内のチップレット用の電源を実装したという事実です。 このアプローチにより、食品の効率的な流通が可能になります。 同時に、電源用のXNUMXμm TSVチャネルの抵抗が大幅に低減されるため、電源供給に必要なチャネルの数が減り、チップ上のトランジスタ用の領域が解放されます。

最後に、Intel はチップツーチップ インターフェイス MDIO を空間パッケージングの 2017 番目のテクノロジと呼びました。 これは、チップ間信号交換のための物理層の形式のアドバンスト インターフェイス バス (AIB) です。 厳密に言うと、これは Intel が DARPA 用に開発している AIB バスの第 2 世代です。 AIB の第 5,4 世代は 8 年に導入され、各コンタクト上で 200 Gbit/s の速度でデータを転送する機能を備えていました。 MDIO バスは 67 Gbit/s の速度で交換を提供します。 このリンクは、TSMC LIPINCON バスの競合になります。 LIPINCON の転送速度は XNUMX Gbit/s と高速ですが、Intel MDIO は XNUMX ミリメートルあたりの GB/s 密度が XNUMX 対 XNUMX と高いため、Intel は競合他社と比べても劣らない開発を実現していると主張しています。

出所： 3dnews.ru