ご存知のとおり、PCI Express インターフェイスの管理者である業界団体 PCI-SIG は、仕様バージョン 5.0 を使用する PCI Express バスの新バージョンを市場に投入するにあたって、スケジュールからの長い遅れを埋め合わせるために急いでいます。 PCIe 5.0 仕様の最終バージョンは、これによって承認されました。 、そして新年には、更新されたバスをサポートするデバイスが市場に登場するはずです。 PCIe 4.0 と比較して、PCIe 5.0 ラインに沿った転送速度は 32 倍の 32 ギガトランザクション/秒 (XNUMX GT/s) になることに注意してください。
仕様は仕様ですが、新しいインターフェイスを実際に実装するには、サードパーティのコントローラー開発者にライセンスを供与するために動作するシリコンとブロックが必要です。 昨日と今日の台北での会議での決定のXNUMXつ Astera Labs、Synopsys、Intel などの企業です。 これは、運用環境への実装とライセンス供与の準備が完全に整っている最初の包括的なソリューションであると主張されています。
台湾で展示されているプラットフォームは、Intel の試作チップ、Synopsys DesignWare コントローラ、ライセンスに基づいて購入できる同社の PCIe 5.0 物理層、および Astera Labs のリタイマーを使用しています。 リタイマーは、干渉が存在する場合や信号が弱い場合にクロック パルスの完全性を復元するチップです。
ご想像のとおり、4.0 つの回線でのデータ伝送速度が増加するにつれて、通信回線が長くなるとシグナル インテグリティが低下する傾向があります。 たとえば、PCIe 30 回線の仕様では、回線にコネクタを使用しない場合の伝送距離はわずか 5.0 cm ですが、PCIe 4.0 回線の場合、この距離はさらに短くなり、このような距離であっても伝送距離を含める必要があります。コントローラー回路内のリタイマー。 Astera Labs は、PCIe 5.0 インターフェイスと PCIe XNUMX インターフェイスの一部の両方で動作できるリタイマーの開発に成功し、カンファレンスでデモンストレーションされました。
出所： 3dnews.ru