NVIDIA がチップレットを節約して時間を短縮

NVIDIA の首席科学顧問 Bill Dally のリソースとのインタビューでの発言を信じる場合 半導体エンジニアリング同社はXNUMX年前にマルチチップレイアウトのマルチコアプロセッサを作成する技術を開発したが、まだ量産に使用する準備ができていない。 一方で、同社は数年前からHBMタイプのメモリチップをGPUの近くに配置し始めており、「チップレットの流行」を完全に無視したと責められるわけにはいかない。

これまで主張されてきたのは、 プロトタイプ NVIDIA は、コンピューティング アクセラレータのパフォーマンスをスケーリングする方法をテストし、新しいパッケージング ソリューションの導入を準備するために、RISC-V アーキテクチャを備えた 36 コア プロセッサを必要としていました。 NVIDIA の代表者によると、これらすべての経験は、個々の「チップレット」から GPU を作成することが経済的に実現可能になったときに、同社に必要になる可能性があります。 そのような瞬間はまだ到来しておらず、NVIDIA はそれがいつ起こるかを予測することさえしていません。

NVIDIA がチップレットを節約して時間を短縮

Bill Dally はまた、プロセッサのパフォーマンスを拡張するためにリソグラフィに依存することは長い間無意味であると指摘しました。 技術プロセスの 20 つの隣接する段階の間で、トランジスタのパフォーマンスは最良の場合でも XNUMX% 向上すると測定され、アーキテクチャとソフトウェアの革新により、グラフィックス プロセッサのパフォーマンスが数倍向上する可能性があります。 この意味で、NVIDIA の観点からは、アーキテクチャがリソグラフィーを支配しています。

この立場は、NVIDIA 創設者ジェンスン ファン氏の声明の中で繰り返し確認されています。 これまで、彼はモノリシック結晶を作成するアプローチの進歩性を証明するために最善を尽くし、新しい技術プロセスを追い求めている競合他社を軽蔑的に話し、さらには「チップレット」を子音チューインガム(「チクレット」)と冗談めかして比較し、次のように説明しました。彼はこの用語の最新の解釈だけが好きです。 しかし、製品開発に近い NVIDIA 専門家の発言から、同社は最終的にはマルチチップ レイアウトに切り替えるだろうと考えられます。 たとえば、Intel は、Foveros レイアウトを使用して 7nm GPU マルチチップを作成するという意図を隠していません。 AMDは中央プロセッサを作成する際に「チップレット」を積極的に使用しているが、グラフィックス分野ではこれまでのところ、HBM2タイプのメモリを「共有」することに限定している。



出所: 3dnews.ru

コメントを追加します