認証機関
Lakefield プロセッサは同時に Foveros 空間レイアウトを使用することを思い出してください。これにより、RAM を含むいくつかの異なるコンポーネントを 12 層に配置できます。 このさまざまな製品はすべて 12 × 1 × XNUMX mm のケースに収まり、Lakefield プロセッサをコンパクトなモバイル デバイスで使用できるようになります。 たとえば、Microsoft Surface Neo モデルの XNUMX つは、XNUMX つのディスプレイを備えた折りたたみ式タブレットであり、Lakefield プロセッサを使用します。
Lakefield プロセッサのレイアウト スケッチによると、PCI Express 3.0 のサポートは、22 nm テクノロジーを使用して製造されたシリコンの最下層によって提供される必要があります。 コンピューティング コアは別のレイヤーに配置され、10 nm++ クラスのテクノロジーを使用して製造されます。 Tremont アーキテクチャの 11 つのコンパクト コアが、Sunny Cove マイクロアーキテクチャの 64 つの生産コアに隣接し、その隣には XNUMX 個の実行ユニットを備えた GenXNUMX グラフィックス サブシステムが配置されます。
Intelが来年末にLakefieldプロセッサをアップデートする予定であることは注目に値する。 その時までに、4.0nm Tiger Lake プロセッサがクライアント セグメントで PCI Express 10 のサポートを提供する可能性があり、Lakefield Refresh プロセッサがそれに続く可能性も排除できません。
出所: 3dnews.ru