昨夜、Zen 4000 マイクロアーキテクチャに基づいて構築されると予想される Ryzen 3 プロセッサの特性の一部を説明する技術文書がインターネット上に公開されました。一般的に、特別な啓示はありませんでしたが、以前に行われた仮定の多くが確認されました。 。
ドキュメントによると、Ryzen 4000 プロセッサ (コード名 Vermeer) は、前世代の Zen 2 世代で導入されたチップレット レイアウトを維持します。将来の大容量プロセッサには、以前と同様に、I/O チップレットと XNUMX つまたは XNUMX つの CCD が搭載される予定です ( Core Complex Die) - コンピューティング コアを含むチップレット。
Zen 3 プロセッサ間の主な違いは、CCD の内部構造です。 現在、各 CCD には 3 つのクアッドコア CCX (コア コンプレックス) が含まれており、それぞれに独自の 16 MB L4000 キャッシュ セグメントがありますが、Ryzen 3 チップレットは 16 つの 32 コア CCX で構成されます。 各 CCX の L4000 キャッシュの容量は 32 MB から 3 MB に増加しますが、これは明らかにキャッシュ メモリの総容量の変更にはつながりません。 16 つの CCD チップレットを搭載する 64 コア Ryzen 3 シリーズ プロセッサには XNUMX MB の LXNUMX キャッシュが搭載され、XNUMX つの CCD チップレットを搭載した XNUMX コア CPU には XNUMX つのセグメントで構成される XNUMX MB の LXNUMX キャッシュが搭載されます。
L2 キャッシュのボリュームの変更を予期する必要はありません。各プロセッサ コアには 512 KB の XNUMX 次キャッシュがあります。
ただし、CCX を拡大すると、パフォーマンスに明らかな影響が生じます。 Zen 3 の各コアは、L3 キャッシュの大部分に直接アクセスできるようになり、さらに多くのコアが Infinity Fabric をバイパスして直接通信できるようになります。 これは、Zen XNUMX がコア間の通信遅延を削減し、プロセッサーの Infinity Fabric バスの限られた帯域幅によるパフォーマンスへの影響を軽減することを意味し、最終的に IPC (クロックごとに実行される命令数) 指標が増加することを意味します。
同時に、消費者向けプロセッサのコア数の増加については話していません。 Ryzen 4000 の CCD チップレットの最大数は 16 に制限されるため、プロセッサーの最大コア数は XNUMX を超えることはできません。
また、メモリのサポートに関しては基本的な変更は予定されていません。 ドキュメントからわかるように、Ryzen 4000 で公式にサポートされる最大モードは DDR4-3200 のままです。
ドキュメントには、モデル範囲の構成とそれに含まれるプロセッサの周波数に関する詳細は記載されていません。 さらに詳細な情報は、AMDがRyzen 8プロセッサとZen 4000マイクロアーキテクチャに特化した特別イベントを開催する3月XNUMX日に明らかになるだろう。
出所：
出所： 3dnews.ru