TSMCは、新しい4~5nmクラスのプロセス技術N4Cを導入しました。これは、技術機器と設計ツールの継続性を維持しながら、N8,5P プロセスと比較して、それに基づく製品のコストを 4% 削減するように設計されています。さらに、N4C はチップ製造における不良率を削減するように設計されています。画像出典: TSMC
出所: 3dnews.ru
TSMCは、新しい4~5nmクラスのプロセス技術N4Cを導入しました。これは、技術機器と設計ツールの継続性を維持しながら、N8,5P プロセスと比較して、それに基づく製品のコストを 4% 削減するように設計されています。さらに、N4C はチップ製造における不良率を削減するように設計されています。画像出典: TSMC
出所: 3dnews.ru