Sing ngerti, kurator antarmuka PCI Express, klompok interindustrial PCI-SIG, cepet-cepet kanggo nggawe serep kanggo lag konco jadwal ing nggawa menyang pasar versi anyar saka bus PCI Express nggunakake specifications versi 5.0. Versi pungkasan saka spesifikasi PCIe 5.0 wis disetujoni
Spesifikasi minangka spesifikasi, nanging kanggo implementasi praktis antarmuka anyar, silikon lan blok sing bisa digunakake kanggo lisensi kanggo pangembang pengontrol pihak katelu. Salah sawijining keputusan kasebut wingi lan dina iki ing konferensi ing Taipei
Platform sing ditampilake ing Taiwan nggunakake chip pra-produksi Intel, pengontrol Synopsys DesignWare lan lapisan fisik PCIe 5.0 perusahaan, sing bisa dituku kanthi lisensi, uga retimer saka Astera Labs. Retimer minangka chip sing mulihake integritas pulsa jam nalika ana gangguan utawa yen ana sinyal sing ringkih.
Minangka sampeyan bisa mbayangno, nalika kacepetan transmisi data ing siji baris mundhak, integritas sinyal cenderung suda amarga garis komunikasi luwih dawa. Contone, miturut spesifikasi kanggo garis PCIe 4.0, sawetara transmisi tanpa nggunakake konektor ing baris mung 30 cm Kanggo garis PCIe 5.0, jarak iki bakal luwih cendhek lan malah ing jarak kasebut kudu kalebu retimer ing sirkuit controller. Astera Labs bisa ngembangake retimer sing bisa digunakake ing antarmuka PCIe 4.0 lan minangka bagean saka antarmuka PCIe 5.0, sing dituduhake ing konferensi kasebut.
Source: 3dnews.ru