Samsung njupuk kauntungan saka kauntungan pionir ing litografi semikonduktor nggunakake scanner EUV. Nalika TSMC nyiapake kanggo miwiti nggunakake scanner 13,5 nm ing wulan Juni, adaptasi kanggo ngasilake chip ing generasi kapindho proses 7 nm, Samsung nyilem luwih jero lan babagan ngrampungake pangembangan proses teknis kanthi standar desain 5 nm. Kajaba iku, raksasa Korea Selatan ngumumake wiwitan nampa pesenan kanggo produksi solusi 5-nm kanggo produksi wafer multi-desain. Iki tegese Samsung siyap nampa desain chip digital kanthi standar 5 nm lan ngasilake batch pilot saka silikon 5 nm.
Mbantu perusahaan kasebut kanthi cepet saka nawakake 7nm karo EUV nganti ngasilake solusi 5nm karo EUV yaiku kasunyatan manawa Samsung njaga interoperabilitas antarane unsur desain (IP), desain lan alat inspeksi. Antarane liyane, iki tegese klien perusahaan bakal ngirit dhuwit kanggo tuku alat desain, uji coba lan blok IP sing wis siap. PDKs kanggo desain, metodologi (DM, metodologi desain) lan platform desain otomatis EDA kasedhiya minangka bagΓ©an saka pangembangan chip kanggo standar 7-nm Samsung karo EUV ing waktu papat taun pungkasan. Kabeh alat kasebut bakal njamin pangembangan proyek digital uga kanggo teknologi proses 5 nm kanthi transistor FinFET.
Dibandhingake karo proses 7nm nggunakake scanner EUV, kang perusahaan taun pungkasan, 5 teknologi proses nm bakal nyedhiyani 25% Tambah ing efficiency saka nggunakake wilayah chip (Samsung ngindari statements langsung bab ngurangi ukuran area chip 25%, kang ninggalake kamar kanggo maneuver nomer). Kajaba iku, transisi menyang proses 5-nm bakal nyuda konsumsi chip nganti 20% utawa nambah kinerja solusi kanthi 10%. Bonus liyane bakal nyuda jumlah photomasks sing dibutuhake kanggo produksi semikonduktor.
Samsung ngasilake produk nggunakake scanner EUV ing pabrik S3 ing Hwaseong. Ing separo kapindho taun iki, perusahaan bakal ngrampungake pambangunan fasilitas anyar ing jejere Fab S3, sing bakal siap ngasilake chip nggunakake proses EUV taun ngarep.
Source: 3dnews.ru