Kaya sing dingerteni, ing wulan Maret taun iki, TSMC miwiti produksi pilot produk 5nm. Iki kedadeyan ing pabrik Fab 18 anyar ing Taiwan, kanggo ngeculake solusi 5nm. Produksi massal nggunakake proses 5nm N5 samesthine ing kuartal kaping pindho 2020. Ing pungkasan taun sing padha, produksi chip adhedhasar teknologi proses 5nm produktif utawa N5P (kinerja) bakal diluncurake. Kasedhiyan Kripik prototipe ngidini TSMC ngevaluasi kapabilitas semikonduktor mangsa sing diprodhuksi adhedhasar teknologi proses anyar, sing bakal diomongake perusahaan kanthi rinci ing Desember. Nanging sampeyan wis bisa nemokake soko saka abstrak sing dikirim dening TSMC kanggo presentasi ing IEDM 2019.
Sadurunge njlentrehake rincian, ayo elinga apa sing wis dingerteni saka pernyataan TSMC sadurunge. Dibandhingake karo proses 7nm, diklaim yen kinerja net chip 5nm bakal nambah 15% utawa konsumsi bakal suda 30% yen kinerja tetep padha. Proses N5P bakal nambah produktivitas 7% liyane utawa 15% tabungan ing konsumsi. Kapadhetan unsur logika bakal nambah 1,8 kaping. Skala sel SRAM bakal owah kanthi faktor 0,75.
Ing produksi chip 5nm, skala panggunaan pemindai EUV bakal tekan tingkat produksi diwasa. Struktur saluran transistor bakal diganti, bisa uga nggunakake germanium bebarengan karo utawa tinimbang silikon. Iki bakal njamin tambah mobilitas elektron ing saluran lan nambah arus. Teknologi proses nyedhiyakake sawetara tingkat voltase kontrol, sing paling dhuwur bakal nyedhiyakake peningkatan kinerja 25% dibandhingake karo teknologi proses 7 nm. Pasokan daya transistor kanggo antarmuka I/O bakal kisaran saka 1,5 V nganti 1,2 V.
Ing produksi liwat bolongan kanggo metallization lan kontak, bahan karo resistance malah luwih murah bakal digunakake. Kapasitor Kapadhetan Ultra-dhuwur bakal diprodhuksi nggunakake sirkuit logam-dielektrik-logam, sing bakal nambah produktivitas nganti 4%. UmumΓ©, TSMC bakal ngalih menyang nggunakake insulators kurang-K anyar. Proses "garing" anyar, Metal Reactive Ion Etching (RIE), bakal katon ing sirkuit pangolahan wafer silikon, sing sebagian bakal ngganti proses tradisional Damaskus nggunakake tembaga (kanggo kontak logam sing luwih cilik tinimbang 30 nm). Uga kanggo pisanan, lapisan graphene bakal digunakake kanggo nggawe alangan antarane konduktor tembaga lan semikonduktor (kanggo nyegah electromigration).
Saka dokumen kanggo laporan Desember ing IEDM, kita bisa ngerteni manawa sawetara paramèter chip 5nm bakal luwih apik. Mangkono, Kapadhetan unsur logika bakal luwih dhuwur lan tekan 1,84 kaping. Sel SRAM uga bakal luwih cilik, kanthi area 0,021 ¡m2. Kabeh iku supaya karo kinerja saka silikon eksperimen - nambah 15%, uga bisa ngurangi konsumsi 30% ing cilik saka pembekuan saka frekuensi dhuwur.
Teknologi proses anyar bakal nggawe sampeyan bisa milih saka pitung nilai voltase kontrol, sing bakal nambah macem-macem proses lan produk pangembangan, lan panggunaan pemindai EUV mesthi bakal nyederhanakake produksi lan nggawe luwih murah. Miturut TSMC, ngalih menyang pemindai EUV nyedhiyakake paningkatan 0,73x ing resolusi linier dibandhingake karo proses 7nm. Contone, kanggo ngasilake lapisan metalisasi paling kritis saka lapisan pisanan, tinimbang limang topeng konvensional, mung siji topeng EUV sing dibutuhake lan, kanthi mangkono, mung siji siklus produksi tinimbang limang. Miturut cara, mbayar manungsa waΓ© kanggo carane rapi unsur ing chip metu nalika nggunakake proyeksi EUV. Beauty, lan iku kabeh.
Source: 3dnews.ru