RISC-V нұсқаулық жиынтығы архитектурасына негізделген ашық бастапқы кодты GPGPU әзірлейтін және OpenCL API және SIMT (Бір нұсқаулық, бірнеше ағын) орындау моделін пайдаланып параллель есептеулерге арналған Vortex 3.0 жобасы енді қолжетімді. Жобаны 3D графиканы зерттеу және жаңа GPU архитектураларын әзірлеу үшін де пайдалануға болады. Схемалар, Verilog-тағы аппараттық блок сипаттамалары, симулятор, драйверлер және ілеспе жобалау құжаттамасы Apache 2.0 лицензиясы бойынша таратылады.
GPGPU стандартты RISC-V ISA негізінде жасалған, GPU мүмкіндіктерін және ағындарды басқаруды қолдау үшін қосымша нұсқаулармен кеңейтілген. RISC-V нұсқаулар жиынтығының архитектурасына енгізілген өзгерістер минималды деңгейде сақталады және мүмкіндігінше бар векторлық нұсқаулар қолданылады. Қосымша нұсқауларға мыналар жатады: текстураны өңдеуді жеделдету үшін "tex"; растрлеуді басқару үшін vx_rast; фрагмент, тереңдік және мөлдірлікті өңдеу үшін vx_rop; көбейту және қосу операциялары үшін vx_imadd; SIMD Engine арқылы параллель орындалатын ағындар топтарын (толқындық фронттар) белсендіру үшін vx_wspawn, vx_split, vx_join, vx_tmc және vx_bar.
Әзірленіп жатқан GPGPU 32 және 64 биттік RISC-V RV32IMF және RV64IMAFD нұсқаулықтар жиынтығының архитектураларын қолдайды және қосымша ортақ жадты, L1, L2 және L3 кэштерін және конфигурацияланатын ядролар, warp және ағындар санын қамтуы мүмкін. Әрбір ядрода конфигурацияланатын ALU, FPU, LSU және SFU саны да болуы мүмкін. Xilinx және Altera FPGA прототиптеу үшін, ал Verilator (Verilog симуляторы), RTLSIM (RTL симуляциясы) және SimX (бағдарламалық жасақтама симуляциясы) чипті модельдеу үшін пайдаланылуы мүмкін.
Қолданбаларды әзірлеу үшін Vortex-бейімделген PoCL (OpenCL компиляторы және орындау уақыты), LLVM/Clang, GCC және Binutils нұсқаларын қамтитын құралдар жинағы ұсынылады. Жоба OpenCL 1.2 спецификациясын қолдайды және OpenCL-ге аудару арқылы SPIR-V аралық шейдерлерін көрсетуді қолдайды.
Vortex 3.0 нұсқасындағы өзгерістерге мыналар кіреді:
- Растрлеу, текстураны картаға түсіру және шығысты біріктіру (OM) блоктарын қамтитын аппараттық графикалық стек қосылды. Mesa үшін енгізілген графикалық стек пен lavapipe бағдарламалық жасақтамасының растризаторы негізінде Vulkan драйвері, vortexpipe, жасалды.
- Машиналық оқыту модельдерін орындауды жеделдетуге арналған Tensor Core мүмкіндіктері кеңейтілді, бұл салмақ матрицаларын сығымдау үшін құрылымдық сиректікке қолдауды жүзеге асырады.
- Асинхронды режимде матрицалық көбейту үшін WGMMA (warpgroup деңгейіндегі матрицалық көбейту) операциясы енгізілді.
- Деректерді жаһандық жадтан жергілікті жадқа тасымалдауды жеделдету үшін DXA (Деректерді тасымалдауды жеделдету) механизмі қосылды.
- Командалық процессорға (CP) және есептеу ядроларының аппараттық жоспарлағышына (KMU - Kernel Management Unit) негізделген жаңа архитектура енгізілді, бұл есептеу ағындарын чип жағына жіберуге мүмкіндік береді.
- Блокталмаған режимде жұмыс істейтін және асинхронды түрде орындалатын аппараттық командаларға түрлендіретін абстракцияларды ұсынатын жаңа жұмыс уақыты кітапханасы ұсынылады. Кезектер, оқиғалар, модульдер және келу/күту/оқиға семантикасы бар асинхронды кедергілерге негізделген синхрондау қолдау көрсетіледі.
- RISC-V қысқартылған нұсқауларына (RVC) қолдау қосылды.
- Атомдық операцияларды аппараттық қолдау (Hardware Atomics) енгізілді.
- FPU толығымен қайта жасалды және жаңа көбейткіш (Wallace-tree, Folded-radix) және қосқыш (Kogge-Stone) блоктары енгізілді.
- 32-биттік SV32 виртуалды мекенжай архитектурасын қолдайтын жадты басқару блогына (MMU) негізделген виртуалды жад стегі қосылды.
- Шартты операцияларды енгізу арқылы RISC-V Zicond кеңейтімін қолдау.
- Кіріктірілген сағаттық қақпақ.
- HIP (Heterogeneous Interface for Portability) тілін қолдау HIP тілін SPIR-V тіліне аударатын chipStar құрылымы арқылы жүзеге асырылды.
- GEM5 симуляторымен толық интеграция қамтамасыз етілді және TLM (Transaction-Level Modeling) архитектурасындағы SimX симуляторына қолдау қосылды.
- Чип өндірісіне арналған логикалық синтезге арналған Synopsys және Yosys құралдар жинағына қолдау қосылды, сондай-ақ ASAP7 (7nm), SAED14 (14nm) және NanGate (15nm) стандартты элемент кітапханаларын пайдалануға қолдау қосылды.
- Анықтамалық құралдар тізбегі LLVM 20 және POCL 7.0 нұсқаларына жаңартылды.
Ақпарат көзі: opennet.ru
