Біз білетіндей, 3 нм технологиялық технологияға көшу жаңа транзисторлық архитектураға көшумен бірге жүреді. Samsung терминдерінде, мысалы, бұл MBCFET (Multi Bridge Channel FET) транзисторлары болады, оларда транзисторлық арна бір-бірінің үстінде орналасқан, барлық жағынан қақпамен қоршалған нанопарақтар түрінде бірнеше арнаға ұқсайды (толығырақ ақпарат алу үшін). , қараңыз ).
Бельгиялық Imec орталығының әзірлеушілерінің айтуынша, бұл тік FinFET қақпаларын пайдаланатын прогрессивті, бірақ идеалды емес транзисторлық құрылым. Элемент шкаласы 3 нм-ден аз технологиялық процестер үшін өте қолайлы , оны бельгиялықтар ұсынған.
Imec бөлінген беттері бар транзисторды немесе Forksheet әзірледі. Бұл транзисторлық арналар сияқты бірдей тік нанопегтер, бірақ тік диэлектрикпен бөлінген. Диэлектриктің бір жағында n-арнасы бар транзистор, екінші жағында p-арнасы бар. Және олардың екеуі де тік қабырға түріндегі ортақ жапқышпен қоршалған.
Әртүрлі өткізгіштіктері бар транзисторлар арасындағы чиптегі қашықтықты азайту процесс масштабын одан әрі азайту үшін тағы бір маңызды мәселе болып табылады. TCAD модельдеулері бөлінген беттік транзистордың өлшенген аумақты 20 пайызға азайтуды қамтамасыз ететінін растады. Тұтастай алғанда, жаңа транзисторлық архитектура стандартты логикалық ұяшық биіктігін 4,3 жолға дейін азайтады. Ұяшық қарапайым болады, бұл SRAM жады ұяшығын өндіруге де қатысты.
Нанобеттік транзистордан бөлінген нанобеттік транзисторға қарапайым көшу тұтынуды сақтай отырып өнімділікті 10% арттыруды немесе өнімділікке ие болмай тұтынуды 24% азайтуды қамтамасыз етеді. 2 нм процесінің модельдеулері бөлінген нанопарақтарды пайдаланатын SRAM ұяшығы 30 нм-ге дейінгі p- және n-өткізу аралығымен аумақты 8%-ға дейін қысқарту және өнімділікті жақсартуды қамтамасыз ететінін көрсетті.
Ақпарат көзі: 3dnews.ru