αž‚αŸ†αž“αž·αžαž•αŸ’αžαž½αž…αž•αŸ’αžαžΎαž˜ FPGA αž”αŸ’αžšαž—αž–αž”αžΎαž€αž…αŸ†αž 

αž”αžΆαž“αž”αŸ’αžšαž€αžΆαžŸαž–αžΈαž€αžΆαžšαž”αž„αŸ’αž€αžΎαžαž’αž„αŸ’αž‚αž€αžΆαžšαž˜αž·αž“αžšαž€αž”αŸ’αžšαžΆαž€αŸ‹αž…αŸ†αžŽαŸαž‰αžαŸ’αž˜αžΈαž˜αž½αž™αž‚αžΊ Open-Source FPGA Foundation (OSFPGA) αžŠαŸ‚αž›αž˜αžΆαž“αž‚αŸ„αž›αž”αŸ†αžŽαž„αž’αž—αž·αžœαžŒαŸ’αž αž•αŸ’αžŸαž–αŸ’αžœαž•αŸ’αžŸαžΆαž™ αž“αž·αž„αž”αž„αŸ’αž€αžΎαžαž”αžšαž·αž™αžΆαž€αžΆαžŸαž˜αž½αž™αžŸαž˜αŸ’αžšαžΆαž”αŸ‹αž€αžΆαžšαž’αž—αž·αžœαžŒαŸ’αžαžšαž½αž˜αž‚αŸ’αž“αžΆαž“αŸƒαžŠαŸ†αžŽαŸ„αŸ‡αžŸαŸ’αžšαžΆαž™αž•αŸ’αž“αŸ‚αž€αžšαžΉαž„ αž“αž·αž„αžŸαžΌαž αŸ’αžœαžœαŸ‚αžšαž”αžΎαž€αž…αŸ†αž αžŠαŸ‚αž›αž‘αžΆαž€αŸ‹αž‘αž„αž“αžΉαž„αž€αžΆαžšαž”αŸ’αžšαžΎαž”αŸ’αžšαžΆαžŸαŸ‹αž’αžΆαžšαŸαž…αŸ’αžšαž€αž‘αŸ’αžœαžΆαžšαžŠαŸ‚αž›αž’αžΆαž…αžŸαžšαžŸαŸαžšαž€αž˜αŸ’αž˜αžœαž·αž’αžΈαž”αžΆαž“ ( FPGA) αžŸαŸ€αž‚αŸ’αžœαžΈαžšαž½αž˜αž”αž‰αŸ’αž…αžΌαž›αž‚αŸ’αž“αžΆαžŠαŸ‚αž›αž’αž“αž»αž‰αŸ’αž‰αžΆαžαž±αŸ’αž™αžŠαŸ†αžŽαžΎαžšαž€αžΆαžšαžαž€αŸ’αž€αžœαž·αž‡αŸ’αž‡αžΆαž‘αžΎαž„αžœαž·αž‰αž”αž“αŸ’αž‘αžΆαž”αŸ‹αž–αžΈαž€αžΆαžšαž•αž›αž·αžαž”αž“αŸ’αž‘αŸ‡αžˆαžΈαž”αŸ” αž”αŸ’αžšαžαž·αž”αžαŸ’αžαž·αž€αžΆαžšαž‚αŸ„αž›αž–αžΈαžšαžŸαŸ†αžαžΆαž“αŸ‹αŸ— (AND, NAND, OR, NOR αž“αž·αž„ XOR) αž“αŸ…αž€αŸ’αž“αž»αž„αž”αž“αŸ’αž‘αŸ‡αžˆαžΈαž”αž”αŸ‚αž”αž“αŸαŸ‡αžαŸ’αžšαžΌαžœαž”αžΆαž“αž’αž“αž»αžœαžαŸ’αžαžŠαŸ„αž™αž”αŸ’αžšαžΎ logic gates (switches) αžŠαŸ‚αž›αž˜αžΆαž“ inputs αž…αŸ’αžšαžΎαž“ αž“αž·αž„ output αž˜αž½αž™ αž€αžΆαžšαž€αŸ†αžŽαžαŸ‹αžšαž…αž“αžΆαžŸαž˜αŸ’αž–αŸαž“αŸ’αž’αž“αŸƒαž€αžΆαžšαžαž—αŸ’αž‡αžΆαž”αŸ‹αžŠαŸ‚αž›αž’αžΆαž…αžαŸ’αžšαžΌαžœαž”αžΆαž“αž•αŸ’αž›αžΆαžŸαŸ‹αž”αŸ’αžαžΌαžšαžŠαŸ„αž™ software αŸ”

αžŸαž˜αžΆαž‡αž·αž€αžŸαŸ’αžαžΆαž”αž“αž·αž€αžšαž”αžŸαŸ‹ OSFPGA αžšαž½αž˜αž˜αžΆαž“αž’αŸ’αž“αž€αžŸαŸ’αžšαžΆαžœαž‡αŸ’αžšαžΆαžœαž”αž…αŸ’αž…αŸαž€αžœαž·αž‘αŸ’αž™αžΆ FPGA αž›αŸαž…αž’αŸ’αž›αŸ„αž˜αž½αž™αž…αŸ†αž“αž½αž“αž–αžΈαž€αŸ’αžšαž»αž˜αž αŸŠαž»αž“ αž“αž·αž„αž‚αž˜αŸ’αžšαŸ„αž„αžŠαžΌαž…αž‡αžΆ EPFL, QuickLogic, Zero ASIC αž“αž·αž„ GSG Group αŸ” αž€αŸ’αžšαŸ„αž˜αž€αžΆαžšαž§αž”αžαŸ’αžαž˜αŸ’αž—αžšαž”αžŸαŸ‹αž’αž„αŸ’αž‚αž€αžΆαžšαžαŸ’αž˜αžΈ αžŸαŸ†αžŽαž»αŸ†αž“αŸƒαž§αž”αž€αžšαžŽαŸαž”αžΎαž€αž…αŸ†αž  αž“αž·αž„αž₯αžαž‚αž·αžαžαŸ’αž›αŸƒαž“αžΉαž„αžαŸ’αžšαžΌαžœαž”αžΆαž“αž”αž„αŸ’αž€αžΎαžαž‘αžΎαž„αžŸαž˜αŸ’αžšαžΆαž”αŸ‹αž€αžΆαžšαž’αŸ’αžœαžΎαž‚αŸ†αžšαžΌαž™αŸ‰αžΆαž„αž†αžΆαž”αŸ‹αžšαž αŸαžŸαžŠαŸ„αž™αž•αŸ’αž’αŸ‚αž€αž›αžΎαž”αž“αŸ’αž‘αŸ‡αžˆαžΈαž” FPGA αž“αž·αž„αž€αžΆαžšαž‚αžΆαŸ†αž‘αŸ’αžšαžŸαž˜αŸ’αžšαžΆαž”αŸ‹αžŸαŸ’αžœαŸαž™αž”αŸ’αžšαžœαžαŸ’αžαž·αž€αž˜αŸ’αž˜αž“αŸƒαž€αžΆαžšαžšαž…αž“αžΆαž’αŸαž‘αž·αž…αžαŸ’αžšαžΌαž“αž·αž€ (EDA)αŸ” αž’αž„αŸ’αž‚αž€αžΆαžšαž€αŸαž“αžΉαž„αžαŸ’αžšαž½αžαž–αž·αž“αž·αžαŸ’αž™αž›αžΎαž€αžΆαžšαž’αž—αž·αžœαžŒαŸ’αžαž“αŸαžšαž½αž˜αž‚αŸ’αž“αžΆαž“αŸƒαžŸαŸ’αžαž„αŸ‹αžŠαžΆαžšαž”αžΎαž€αž…αŸ†αž αžŠαŸ‚αž›αž‘αžΆαž€αŸ‹αž‘αž„αž“αžΉαž„ FPGAs αžŠαŸ„αž™αž•αŸ’αžαž›αŸ‹αž“αžΌαžœαžœαŸαž‘αž·αž€αžΆαž’αž–αŸ’αž™αžΆαž€αŸ’αžšαžΉαžαžŸαž˜αŸ’αžšαžΆαž”αŸ‹αž€αŸ’αžšαž»αž˜αž αŸŠαž»αž“αžŠαžΎαž˜αŸ’αž”αžΈαž…αŸ‚αž€αžšαŸ†αž›αŸ‚αž€αž”αž‘αž–αž·αžŸαŸ„αž’αž“αŸ αž“αž·αž„αž”αž…αŸ’αž…αŸαž€αžœαž·αž‘αŸ’αž™αžΆαŸ”

αžœαžΆαžαŸ’αžšαžΌαžœαž”αžΆαž“αž‚αŸαžšαŸ†αž–αžΉαž„αžαžΆ OSFPGA αž“αžΉαž„αž’αž“αž»αž‰αŸ’αž‰αžΆαžαž±αŸ’αž™αž€αŸ’αžšαž»αž˜αž αŸŠαž»αž“αž”αž“αŸ’αž‘αŸ‡αžˆαžΈαž”αž›αž»αž”αž”αŸ†αž”αžΆαžαŸ‹αžŠαŸ†αžŽαžΎαžšαž€αžΆαžšαžœαž·αžŸαŸ’αžœαž€αž˜αŸ’αž˜αž˜αž½αž™αž…αŸ†αž“αž½αž“αžŠαŸ‚αž›αž–αžΆαž€αŸ‹αž–αŸαž“αŸ’αž’αž“αžΉαž„αž€αžΆαžšαž•αž›αž·αž FPGAs αž•αŸ’αžαž›αŸ‹αž±αŸ’αž™αž’αŸ’αž“αž€αž’αž—αž·αžœαžŒαŸ’αžαž“αŸαž’αŸ’αž“αž€αž”αŸ’αžšαžΎαž”αŸ’αžšαžΆαžŸαŸ‹αž“αžΌαžœαž‡αž„αŸ‹αž€αž˜αŸ’αž˜αžœαž·αž’αžΈ FPGA αž•αŸ’αž‘αžΆαž›αŸ‹αžαŸ’αž›αž½αž“αžŠαŸ‚αž›αžαŸ’αžšαŸ€αž˜αžšαž½αž…αž‡αžΆαžŸαŸ’αžšαŸαž… αž“αž·αž„αž’αž“αž»αž‰αŸ’αž‰αžΆαžαž±αŸ’αž™αž˜αžΆαž“αž€αžΆαžšαžŸαž αž€αžΆαžšαžŠαžΎαž˜αŸ’αž”αžΈαž”αž„αŸ’αž€αžΎαžαžŸαŸ’αžαžΆαž”αžαŸ’αž™αž€αž˜αŸ’αž˜αž‚αž»αžŽαž—αžΆαž–αžαŸ’αž–αžŸαŸ‹αžαŸ’αž˜αžΈαŸ” αžœαžΆαžαŸ’αžšαžΌαžœαž”αžΆαž“αž€αžαŸ‹αžŸαž˜αŸ’αž‚αžΆαž›αŸ‹αžαžΆαž§αž”αž€αžšαžŽαŸαž”αžΎαž€αž…αŸ†αž αžŠαŸ‚αž›αž•αŸ’αžαž›αŸ‹αžŠαŸ„αž™ OSFPGA αž“αžΉαž„αžαŸ’αžšαžΌαžœαž”αžΆαž“αžšαž€αŸ’αžŸαžΆαž“αŸ…αž€αž˜αŸ’αžšαž·αžαžαŸ’αž–αžŸαŸ‹αž”αŸ†αž•αž»αžαž“αŸƒαž‚αž»αžŽαž—αžΆαž–αž€αžΆαžšαž‡αž½αž”αž¬αž›αžΎαžŸαž–αžΈαžŸαŸ’αžαž„αŸ‹αžŠαžΆαžšαž§αžŸαŸ’αžŸαžΆαž αž€αž˜αŸ’αž˜αŸ”

αž‚αŸ„αž›αžŠαŸ…αžŸαŸ†αžαžΆαž“αŸ‹αž“αŸƒαž˜αžΌαž›αž“αž·αž’αž· FPGA αž”αžΎαž€αž…αŸ†αž αžšαž‚αžΊαŸ–

  • αž€αžΆαžšαž•αŸ’αžαž›αŸ‹αž’αž“αž’αžΆαž“ αž“αž·αž„αž αŸαžŠαŸ’αž‹αžΆαžšαž…αž“αžΆαžŸαž˜αŸ’αž–αŸαž“αŸ’αž’ αžŠαžΎαž˜αŸ’αž”αžΈαž”αž„αŸ’αž€αžΎαžαžŸαŸ†αžŽαž»αŸ†αž§αž”αž€αžšαžŽαŸαžŠαŸ‚αž›αž‘αžΆαž€αŸ‹αž‘αž„αž“αžΉαž„αž•αŸ’αž“αŸ‚αž€αžšαžΉαž„ αž“αž·αž„αžŸαžΌαž αŸ’αžœαžœαŸ‚αžš FPGA αŸ”
  • αž€αžΆαžšαž›αžΎαž€αž€αž˜αŸ’αž–αžŸαŸ‹αž€αžΆαžšαž”αŸ’αžšαžΎαž”αŸ’αžšαžΆαžŸαŸ‹αž§αž”αž€αžšαžŽαŸαž‘αžΆαŸ†αž„αž“αŸαŸ‡αžαžΆαž˜αžšαž™αŸˆαž–αŸ’αžšαžΉαžαŸ’αžαž·αž€αžΆαžšαžŽαŸαž•αŸ’αžŸαŸαž„αŸ—αŸ”
  • αž•αŸ’αžαž›αŸ‹αž€αžΆαžšαž‚αžΆαŸ†αž‘αŸ’αžš αž€αžΆαžšαž’αž—αž·αžœαžŒαŸ’αžαž“αŸ αž“αž·αž„αž€αžΆαžšαž”αžΎαž€αž…αŸ†αž αžšαž“αŸƒαž§αž”αž€αžšαžŽαŸαžŸαž˜αŸ’αžšαžΆαž”αŸ‹αž€αžΆαžšαžŸαŸ’αžšαžΆαžœαž‡αŸ’αžšαžΆαžœαžŸαŸ’αžαžΆαž”αžαŸ’αž™αž€αž˜αŸ’αž˜ FPGA αž€αž˜αŸ’αžšαž·αžαžαŸ’αž–αžŸαŸ‹ αž€αŸαžŠαžΌαž…αž‡αžΆαž€αžΆαžšαž’αž—αž·αžœαžŒαŸ’αžαž“αŸαž•αŸ’αž“αŸ‚αž€αž‘αž“αŸ‹ αž“αž·αž„αž•αŸ’αž“αŸ‚αž€αžšαžΉαž„αžŠαŸ‚αž›αž–αžΆαž€αŸ‹αž–αŸαž“αŸ’αž’αŸ”
  • αž€αžΆαžšαžšαž€αŸ’αžŸαžΆαž”αžΆαž“αž“αžΌαžœαž€αžΆαžαžΆαž‘αž»αž€αž“αŸƒαžŸαŸ’αžαžΆαž”αžαŸ’αž™αž€αž˜αŸ’αž˜ FPGA αžŠαŸ‚αž›αž˜αžΆαž“αž‡αžΆαžŸαžΆαž’αžΆαžšαžŽαŸˆ αž”αž…αŸ’αž…αŸαž€αžœαž·αž‘αŸ’αž™αžΆαžšαž…αž“αžΆ αž“αž·αž„αž€αžΆαžšαžšαž…αž“αžΆαž”αž“αŸ’αž‘αŸ‡αžŠαŸ‚αž›αž”αžΆαž“αž˜αž€αž–αžΈαž€αžΆαžšαž”αŸ„αŸ‡αž–αž»αž˜αŸ’αž–αž•αŸ’αžŸαžΆαž™ αž“αž·αž„αž€αžΆαžšαž”αž„αŸ’αž αžΆαž‰αž”αŸ‰αžΆαžαž„αŸ‹αžŠαŸ‚αž›αž•αž»αžαž€αŸ†αžŽαžαŸ‹αŸ”
  • αžšαŸ€αž”αž…αŸ† αž“αž·αž„αž•αŸ’αžαž›αŸ‹αž›αž‘αŸ’αž’αž—αžΆαž–αž‘αž‘αž½αž›αž”αžΆαž“αžŸαž˜αŸ’αž—αžΆαžšαŸˆαž”αžŽαŸ’αžαž»αŸ‡αž”αžŽαŸ’αžαžΆαž› αžŠαžΎαž˜αŸ’αž”αžΈαž‡αž½αž™αž€αžŸαžΆαž„αžŸαž αž‚αž˜αž“αŸαž“αŸƒαž’αŸ’αž“αž€αž’αž—αž·αžœαžŒαŸ’αžαž“αŸαžŠαŸ‚αž›αž…αžΆαž”αŸ‹αž’αžΆαžšαž˜αŸ’αž˜αžŽαŸαŸ”
  • αžŸαž˜αŸ’αžšαž½αž›αž€αž·αž…αŸ’αž…αžŸαž αž”αŸ’αžšαžαž·αž”αžαŸ’αžαž·αž€αžΆαžšαž‡αžΆαž˜αž½αž™αž€αŸ’αžšαž»αž˜αž αŸŠαž»αž“αž•αž›αž·αžαž”αž“αŸ’αž‘αŸ‡αžˆαžΈαž” αžŠαžΎαž˜αŸ’αž”αžΈαž€αžΆαžαŸ‹αž”αž“αŸ’αžαž™αž€αžΆαžšαž…αŸ†αžŽαžΆαž™ αž“αž·αž„αž–αŸαž›αžœαŸαž›αžΆαžŠαžΎαž˜αŸ’αž”αžΈαžŸαžΆαž€αž›αŸ’αž”αž„ αž“αž·αž„αž’αŸ’αžœαžΎαž±αŸ’αž™αž˜αžΆαž“αžŸαž»αž–αž›αž—αžΆαž–αžŸαŸ’αžαžΆαž”αžαŸ’αž™αž€αž˜αŸ’αž˜ FPGA αž“αž·αž„αž•αŸ’αž“αŸ‚αž€αžšαžΉαž„αžαŸ’αž˜αžΈαŸ”

αž§αž”αž€αžšαžŽαŸαž”αŸ’αžšαž—αž–αž”αžΎαž€αž…αŸ†αž αžŠαŸ‚αž›αž–αžΆαž€αŸ‹αž–αŸαž“αŸ’αž’αŸ–

  • OpenFPGA αž‚αžΊαž‡αžΆαž§αž”αž€αžšαžŽαŸαž’αŸαž‘αž·αž…αžαŸ’αžšαžΌαž“αž·αž…αžšαž…αž“αžΆαžŸαŸ’αžœαŸαž™αž”αŸ’αžšαžœαžαŸ’αžαž· (EDA) αžŸαž˜αŸ’αžšαžΆαž”αŸ‹ FPGAs αžŠαŸ‚αž›αž‚αžΆαŸ†αž‘αŸ’αžšαž€αžΆαžšαž”αž„αŸ’αž€αžΎαžαž•αŸ’αž“αŸ‚αž€αžšαžΉαž„αžŠαŸ„αž™αž•αŸ’αž’αŸ‚αž€αž›αžΎαž€αžΆαžšαž–αž·αž–αžŽαŸŒαž“αžΆ Verilog αŸ”
  • 1st CLaaS αž‚αžΊαž‡αžΆαž€αŸ’αžšαž”αžαŸαžŽαŸ’αžŒαžŠαŸ‚αž›αž’αž“αž»αž‰αŸ’αž‰αžΆαžαž±αŸ’αž™αž’αŸ’αž“αž€αž”αŸ’αžšαžΎ FPGAs αžŠαžΎαž˜αŸ’αž”αžΈαž”αž„αŸ’αž€αžΎαžαž§αž”αž€αžšαžŽαŸαž”αž„αŸ’αž€αžΎαž“αž›αŸ’αž”αžΏαž“αž•αŸ’αž“αŸ‚αž€αžšαžΉαž„αžŸαž˜αŸ’αžšαžΆαž”αŸ‹αž€αž˜αŸ’αž˜αžœαž·αž’αžΈαž‚αŸαž αž‘αŸ†αž–αŸαžš αž“αž·αž„αž–αž–αž€αŸ”
  • Verilog-to-Routing (VTR) αž‚αžΊαž‡αžΆαž€αž‰αŸ’αž…αž”αŸ‹αž§αž”αž€αžšαžŽαŸαžŠαŸ‚αž›αž’αž“αž»αž‰αŸ’αž‰αžΆαžαž±αŸ’αž™αž’αŸ’αž“αž€αž”αž„αŸ’αž€αžΎαžαž€αžΆαžšαž€αŸ†αžŽαžαŸ‹αžšαž…αž“αžΆαžŸαž˜αŸ’αž–αŸαž“αŸ’αž’αž“αŸƒ FPGA αžŠαŸ‚αž›αž”αžΆαž“αž‡αŸ’αžšαžΎαžŸαžšαžΎαžŸαžŠαŸ„αž™αž•αŸ’αž’αŸ‚αž€αž›αžΎαž€αžΆαžšαž–αž·αž–αžŽαŸŒαž“αžΆαž“αŸ…αž€αŸ’αž“αž»αž„αž—αžΆαžŸαžΆ Verilog αŸ”
  • Symbiflow αž‚αžΊαž‡αžΆαž€αž‰αŸ’αž…αž”αŸ‹αž§αž”αž€αžšαžŽαŸαžŸαž˜αŸ’αžšαžΆαž”αŸ‹αž”αž„αŸ’αž€αžΎαžαžŠαŸ†αžŽαŸ„αŸ‡αžŸαŸ’αžšαžΆαž™αžŠαŸ„αž™αž•αŸ’αž’αŸ‚αž€αž›αžΎ Xilinx 7, Lattice iCE40, Lattice ECP5 αž“αž·αž„ QuickLogic EOS S3 FPGAs αŸ”
  • Yosys αž‚αžΊαž‡αžΆαž€αŸ’αžšαž”αžαŸαžŽαŸ’αžŒαžŸαŸ†αž™αŸ„αž‚ Verilog RTL αžŸαž˜αŸ’αžšαžΆαž”αŸ‹αž€αž˜αŸ’αž˜αžœαž·αž’αžΈαž‘αžΌαž‘αŸ…αŸ”
  • EPFL αž‚αžΊαž‡αžΆαž”αžŽαŸ’αžαž»αŸ†αž“αŸƒαž”αžŽαŸ’αžŽαžΆαž›αŸαž™αžŸαž˜αŸ’αžšαžΆαž”αŸ‹αž”αž„αŸ’αž€αžΎαžαž€αž˜αŸ’αž˜αžœαž·αž’αžΈαžŸαŸ†αž™αŸ„αž‚αžαž€αŸ’αž€αžœαž·αž‡αŸ’αž‡αžΆαŸ”
  • LSOracle αž‚αžΊαž‡αžΆαž€αž˜αŸ’αž˜αžœαž·αž’αžΈαž”αž“αŸ’αžαŸ‚αž˜αž‘αŸ…αž”αžŽαŸ’αžŽαžΆαž›αŸαž™ EPFL αžŸαž˜αŸ’αžšαžΆαž”αŸ‹αž”αž„αŸ’αž€αžΎαž“αž”αŸ’αžšαžŸαž·αž‘αŸ’αž’αž—αžΆαž–αž›αž‘αŸ’αž’αž•αž›αžŸαŸ†αž™αŸ„αž‚αžαž€αŸ’αž€αžœαž·αž‡αŸ’αž‡αžΆαŸ”
  • Edalize αž‚αžΊαž‡αžΆαž€αž‰αŸ’αž…αž”αŸ‹αž§αž”αž€αžšαžŽαŸ Python αžŸαž˜αŸ’αžšαžΆαž”αŸ‹αž’αŸ’αžœαžΎαž’αž“αŸ’αžαžšαž€αž˜αŸ’αž˜αž‡αžΆαž˜αž½αž™αž”αŸ’αžšαž–αŸαž“αŸ’αž’αžŸαŸ’αžœαŸαž™αž”αŸ’αžšαžœαžαŸ’αžαž·αž€αž˜αŸ’αž˜αž“αŸƒαž€αžΆαžšαžšαž…αž“αžΆαž’αŸαž‘αž·αž…αžαŸ’αžšαžΌαž“αž·αž… (EDA) αž“αž·αž„αž”αž„αŸ’αž€αžΎαžαž―αž€αžŸαžΆαžšαž‚αž˜αŸ’αžšαŸ„αž„αžŸαž˜αŸ’αžšαžΆαž”αŸ‹αž–αž½αž€αž‚αŸαŸ”
  • GHDL αž‚αžΊαž‡αžΆαž€αž˜αŸ’αž˜αžœαž·αž’αžΈαž…αž„αž€αŸ’αžšαž„ αž’αŸ’αž“αž€αžœαž·αž—αžΆαž‚ αž€αŸ’αž›αŸ‚αž„αž’αŸ’αžœαžΎ αž“αž·αž„αžŸαŸ†αž™αŸ„αž‚αžŸαž˜αŸ’αžšαžΆαž”αŸ‹αž—αžΆαžŸαžΆαž–αž·αž–αžŽαŸŒαž“αžΆαž•αŸ’αž“αŸ‚αž€αžšαžΉαž„ VHDL αŸ”
  • VerilogCreator αž‚αžΊαž‡αžΆαž€αž˜αŸ’αž˜αžœαž·αž’αžΈαž‡αŸ†αž“αž½αž™αžŸαž˜αŸ’αžšαžΆαž”αŸ‹ QtCreator αžŠαŸ‚αž›αž”αŸ’αžšαŸ‚αž€αž˜αŸ’αž˜αžœαž·αž’αžΈαž“αŸαŸ‡αž‘αŸ…αž‡αžΆαž”αžšαž·αžŸαŸ’αžαžΆαž“αž’αž—αž·αžœαžŒαŸ’αžαž“αŸαž“αŸ…αž€αŸ’αž“αž»αž„ Verilog 2005αŸ”
  • FuseSoC αž‚αžΊαž‡αžΆαž€αž˜αŸ’αž˜αžœαž·αž’αžΈαž‚αŸ’αžšαž”αŸ‹αž‚αŸ’αžšαž„αž€αž‰αŸ’αž…αž”αŸ‹αžŸαž˜αŸ’αžšαžΆαž”αŸ‹αž€αžΌαžŠ HDL (Hardware Description Language) αž“αž·αž„αž§αž”αž€αžšαžŽαŸαž”αŸ’αžšαžΎαž”αŸ’αžšαžΆαžŸαŸ‹ abstraction αž€αžΆαžšαž‡αž½αž”αž”αŸ’αžšαž‡αž»αŸ†αž‚αŸ’αž“αžΆαžŸαž˜αŸ’αžšαžΆαž”αŸ‹ FPGA/ASIC αŸ”
  • SOFA (Skywater Open-source FPGA) αž‚αžΊαž‡αžΆαžŸαŸ†αžŽαž»αŸ†αž“αŸƒ FPGA IP αž”αžΎαž€αž…αŸ†αž  (αž€αž˜αŸ’αž˜αžŸαž·αž‘αŸ’αž’αž·αž”αž‰αŸ’αž‰αžΆ) αžŠαŸ‚αž›αž”αž„αŸ’αž€αžΎαžαž‘αžΎαž„αžŠαŸ„αž™αž”αŸ’αžšαžΎαž”αŸ’αžšαžΆαžŸαŸ‹ Skywater PDK αž“αž·αž„αž€αŸ’αžšαž”αžαŸαžŽαŸ’αžŒ OpenFPGA αŸ”
  • openFPGALoader αž‚αžΊαž‡αžΆαž§αž”αž€αžšαžŽαŸαž”αŸ’αžšαžΎαž”αŸ’αžšαžΆαžŸαŸ‹αžŸαž˜αŸ’αžšαžΆαž”αŸ‹αžŸαžšαžŸαŸαžšαž€αž˜αŸ’αž˜αžœαž·αž’αžΈ FPGAs αŸ”
  • LiteDRAM - αžŸαŸ’αž“αžΌαž› IP αž•αŸ’αž‘αžΆαž›αŸ‹αžαŸ’αž›αž½αž“αžŸαž˜αŸ’αžšαžΆαž”αŸ‹ FPGA αž‡αžΆαž˜αž½αž™αž“αžΉαž„αž€αžΆαžšαž’αž“αž»αžœαžαŸ’αž DRAM αŸ”

αž›αžΎαžŸαž–αžΈαž“αŸαŸ‡ αž™αžΎαž„αž’αžΆαž…αž€αžαŸ‹αžŸαž˜αŸ’αž‚αžΆαž›αŸ‹αž‚αž˜αŸ’αžšαŸ„αž„ Main_MiSTer αžŠαŸ‚αž›αž’αž“αž»αž‰αŸ’αž‰αžΆαžαž±αŸ’αž™αž”αŸ’αžšαžΎαž”αž“αŸ’αž‘αŸ‡ DE10-Nano FPGA αž—αŸ’αž‡αžΆαž”αŸ‹αž‘αŸ…αž‘αžΌαžšαž‘αžŸαŸ’αžŸαž“αŸ αž¬αž˜αŸ‰αžΌαž“αžΈαž‘αŸαžš αžŠαžΎαž˜αŸ’αž”αžΈαž€αŸ’αž›αŸ‚αž„αž’αŸ’αžœαžΎαž§αž”αž€αžšαžŽαŸαž“αŸƒαž€αž»αž„αžŸαžΌαž›αž αŸ’αž‚αŸαž˜αž…αžΆαžŸαŸ‹αŸ— αž“αž·αž„αž€αž»αŸ†αž–αŸ’αž™αžΌαž‘αŸαžšαž”αž»αžšαžΆαžŽαŸ” αž˜αž·αž“αžŠαžΌαž…αž€αž˜αŸ’αž˜αžœαž·αž’αžΈαžαŸ’αžšαžΆαž”αŸ‹αžαžΆαž˜αžŠαŸ‚αž›αž€αŸ†αž–αž»αž„αžŠαŸ†αžŽαžΎαžšαž€αžΆαžšαž‘αŸ αž€αžΆαžšαž”αŸ’αžšαžΎ FPGA αž’αŸ’αžœαžΎαž±αŸ’αž™αžœαžΆαž’αžΆαž…αž”αž„αŸ’αž€αžΎαžαž”αžšαž·αž™αžΆαž€αžΆαžŸαž•αŸ’αž“αŸ‚αž€αžšαžΉαž„αžŠαžΎαž˜αž‘αžΎαž„αžœαž·αž‰ αžŠαŸ‚αž›αž’αŸ’αž“αž€αž’αžΆαž…αžŠαŸ†αžŽαžΎαžšαž€αžΆαžšαžšαžΌαž”αž—αžΆαž–αž”αŸ’αžšαž–αŸαž“αŸ’αž’ αž“αž·αž„αž€αž˜αŸ’αž˜αžœαž·αž’αžΈαžŠαŸ‚αž›αž˜αžΆαž“αžŸαŸ’αžšαžΆαž”αŸ‹αžŸαž˜αŸ’αžšαžΆαž”αŸ‹αžœαŸαž‘αž·αž€αžΆαž•αŸ’αž“αŸ‚αž€αžšαžΉαž„αž…αžΆαžŸαŸ‹αŸ”

αž”αŸ’αžšαž—αž–: opennet.ru

αž”αž“αŸ’αžαŸ‚αž˜αž˜αžαž·αž™αŸ„αž”αž›αŸ‹