ααΆααααααΆαααΈααΆααααααΎαα’αααααΆααα·αααααααΆααα ααααααααΈαα½αααΊ Open-Source FPGA Foundation (OSFPGA) αααααΆααααααααα’αα·αααα ααααααααααΆα αα·ααααααΎαααα·ααΆααΆααα½ααααααΆααααΆαα’αα·αααααα½αααααΆαααααααααααΆααααααααΉα αα·αααΌα αααααααΎαα αα αααααΆααααααΉαααΆαααααΎααααΆααα’αΆααα αααααααΆααααα’αΆα ααααααααααα·ααΈααΆα ( FPGA) ααααααΈαα½ααααα αΌαααααΆαααα’αα»ααααΆαα±ααααααΎαααΆααααααα·ααααΆα‘αΎααα·ααααααΆααααΈααΆαααα·ααααααααΈαα ααααα·ααααα·ααΆααααααΈαααααΆααα (AND, NAND, OR, NOR αα·α XOR) αα αααα»ααααααααΈαααααααααααΌαααΆαα’αα»αααααααααααΎ logic gates (switches) αααααΆα inputs α αααΎα αα·α output αα½α ααΆαααααααα ααΆααααααααααααΆααααααΆαααααα’αΆα ααααΌαααΆαααααΆααααααΌαααα software α
αααΆαα·αααααΆααα·ααααα OSFPGA αα½αααΆαα’αααααααΆαααααΆααα αα αααα·ααααΆ FPGA ααα αααααα½αα ααα½αααΈαααα»αα αα»α αα·αααααααααΌα ααΆ EPFL, QuickLogic, Zero ASIC αα·α GSG Group α αααααααΆαα§αααααααααααα’αααααΆαααααΈ αααα»αααα§αααααααΎαα αα αα·αα₯ααα·αααααααΉαααααΌαααΆααααααΎαα‘αΎααααααΆααααΆαααααΎααααΌαααΆαααΆαααα αααααααα’ααααΎαααααααΈα FPGA αα·αααΆαααΆαααααααααΆααααααααααααααα·ααααααααΆααα ααΆα’αα‘α·α ααααΌαα·α (EDA)α α’αααααΆαααααΉααααα½ααα·αα·αααααΎααΆαα’αα·αααααααα½αααααΆαααααααααΆαααΎαα αα αααααΆααααααΉα FPGAs ααααααααααΌααααα·ααΆα’ααααΆααααΉααααααΆαααααα»αα αα»αααΎααααΈα ααααααααααα·ααααα αα·ααα αα αααα·ααααΆα
ααΆααααΌαααΆαααααααΉαααΆ OSFPGA ααΉαα’αα»ααααΆαα±αααααα»αα αα»ααααααααΈααα»αααααΆααααααΎαααΆααα·ααααααααα½αα ααα½ααααααΆαααααααααΉαααΆαααα·α FPGAs αααααα±ααα’αααα’αα·ααααααα’αααααααΎααααΆααααΌαααααααααα·ααΈ FPGA ααααΆαααααα½ααααααααααα½α ααΆααααα αα·αα’αα»ααααΆαα±ααααΆαααΆααα ααΆαααΎααααΈαααααΎαααααΆαααααααααα»αααΆααααααααααΈα ααΆααααΌαααΆαααααααααΆααααΆα§αααααααΎαα αα ααααααααααα OSFPGA ααΉαααααΌαααΆααααααΆαα ααααα·αααααααααα»ααααα»αααΆαααΆααα½αα¬ααΎαααΈαααααααΆαα§ααααΆα ααααα
ααααα ααααΆααααααΌααα·αα· FPGA ααΎαα αα αααΊα
- ααΆααααααααααΆα αα·αα αααααΆαα ααΆαααααααα ααΎααααΈαααααΎααααα»αα§ααααααααααΆααααααΉααααααααΉα αα·αααΌα ααααα FPGA α
- ααΆαααΎαααααααααΆαααααΎααααΆααα§αααααααΆαααααααΆααααααααΉαααα·ααΆαααααααααα
- αααααααΆαααΆαααα ααΆαα’αα·αααααα αα·αααΆαααΎαα αα αααα§ααααααααααΆααααΆαααααΆαααααΆαααααΆαααααααα FPGA ααααα·αααααα ααααΌα ααΆααΆαα’αα·αααααααααααααα αα·ααααααααΉααααααΆαααααααα
- ααΆααααααΆααΆαααΌαααΆααΆα‘α»αααααααΆαααααααα FPGA αααααΆαααΆααΆααΆααα αα αα αααα·ααααΆαα ααΆ αα·αααΆααα ααΆααααααααααΆαααααΈααΆαααααα»αααααααΆα αα·αααΆααααα αΆααααΆαααααααα»ααααααα
- αααα α αα·ααααααααααααΆαααα½αααΆααααααΆααααααα»ααααααΆα ααΎααααΈαα½ααααΆααα ααααααα’αααα’αα·αααααααααα αΆααα’αΆααααααα
- ααααα½ααα·α αα αα ααααα·ααααα·ααΆαααΆαα½ααααα»αα αα»αααα·ααααααααΈα ααΎααααΈααΆαααααααααΆαα αααΆα αα·ααααααααΆααΎααααΈααΆααααα αα·αααααΎα±ααααΆααα»ααααΆαααααΆαααααααα FPGA αα·ααααααααΉαααααΈα
α§ααααααααααααΎαα αα αααααΆαααααααα
- OpenFPGA ααΊααΆα§αααααα’αα‘α·α ααααΌαα·α αα ααΆααααααααααααα· (EDA) αααααΆαα FPGAs αααααΆααααααΆααααααΎααααααααΉααααααα’ααααΎααΆααα·αααααΆ Verilog α
- 1st CLaaS ααΊααΆααααααααααααα’αα»ααααΆαα±ααα’αααααααΎ FPGAs ααΎααααΈαααααΎαα§ααααααααααΎαααααΏααααααααΉααααααΆαααααααα·ααΈααα ααααα αα·ααααα
- Verilog-to-Routing (VTR) ααΊααΆαααα ααα§ααααααααα’αα»ααααΆαα±ααα’ααααααααΎαααΆαααααααα ααΆαααααααααα FPGA αααααΆαααααΎαααΎααααααα’ααααΎααΆααα·αααααΆαα αααα»αααΆααΆ Verilog α
- Symbiflow ααΊααΆαααα ααα§ααααααααααΆαααααααΎααααααααααΆααααααα’ααααΎ Xilinx 7, Lattice iCE40, Lattice ECP5 αα·α QuickLogic EOS S3 FPGAs α
- Yosys ααΊααΆαααααααααααααα Verilog RTL αααααΆαααααααα·ααΈααΌαα α
- EPFL ααΊααΆααααα»ααααααααΆααααααααΆαααααααΎααααααα·ααΈααααααααααα·ααααΆα
- LSOracle ααΊααΆαααααα·ααΈαααααααα αααααΆααα EPFL αααααΆαααααααΎαααααα·αααααΆαααααααααααααααααα·ααααΆα
- Edalize ααΊααΆαααα ααα§ααααα Python αααααΆααααααΎα’ααααααααααΆαα½αααααααααααααααααααααα·ααααααααΆααα ααΆα’αα‘α·α ααααΌαα·α (EDA) αα·ααααααΎαα―αααΆααααααααααααΆαααα½αααα
- GHDL ααΊααΆαααααα·ααΈα ααααα α’ααααα·ααΆα αααααααααΎ αα·αααααααααααΆααααΆααΆαα·αααααΆαααααααΉα VHDL α
- VerilogCreator ααΊααΆαααααα·ααΈαααα½ααααααΆαα QtCreator ααααααααααααα·ααΈααααα ααΆααα·ααααΆαα’αα·αααααααα αααα»α Verilog 2005α
- FuseSoC ααΊααΆαααααα·ααΈααααααααααααα αααααααΆααααΌα HDL (Hardware Description Language) αα·αα§αααααααααΎααααΆαα abstraction ααΆααα½αααααα»αααααΆαααααΆαα FPGA/ASIC α
- SOFA (Skywater Open-source FPGA) ααΊααΆαααα»ααα FPGA IP ααΎαα αα (αααααα·αααα·αααααΆ) ααααααααΎαα‘αΎααααααααΎααααΆαα Skywater PDK αα·αααααααααα OpenFPGA α
- openFPGALoader ααΊααΆα§αααααααααΎααααΆαααααααΆααααααααααααα·ααΈ FPGAs α
- LiteDRAM - ααααΌα IP ααααΆαααααα½ααααααΆαα FPGA ααΆαα½αααΉαααΆαα’αα»αααα DRAM α
ααΎαααΈααα ααΎαα’αΆα
ααααααααΆαααααααα Main_MiSTer αααα’αα»ααααΆαα±ααααααΎααααα DE10-Nano FPGA ααααΆαααα
ααΌααααααα α¬αααΌααΈααα ααΎααααΈαααααααααΎα§ααααααααα»αααΌαα ααααα
αΆααα αα·ααα»αααααΌααααα»ααΆαα αα·αααΌα
αααααα·ααΈααααΆααααΆαααααααα»αααααΎαααΆααα ααΆαααααΎ FPGA ααααΎα±ααααΆα’αΆα
αααααΎαααα·ααΆααΆααααααααΉαααΎαα‘αΎααα·α αααα’αααα’αΆα
ααααΎαααΆαααΌαααΆααααααααα αα·ααααααα·ααΈαααααΆαααααΆαααααααΆαααααα·ααΆαααααααΉαα
αΆααα
ααααα: opennet.ru