Vortex 3.0 ដែលជាប្រភពបើកចំហ GPGPU ផ្អែកលើស្ថាបត្យកម្ម RISC-V ត្រូវបានបោះពុម្ពផ្សាយ

គម្រោង Vortex 3.0 ដែលបង្កើត GPGPU ប្រភពបើកចំហដោយផ្អែកលើស្ថាបត្យកម្មសំណុំពាក្យបញ្ជា RISC-V និងត្រូវបានរចនាឡើងសម្រាប់ការគណនាស្របគ្នាដោយប្រើ OpenCL API និងគំរូប្រតិបត្តិ SIMT (Single Instruction, Multiple Threads) ឥឡូវនេះអាចរកបានហើយ។ គម្រោងនេះក៏អាចត្រូវបានប្រើសម្រាប់ការស្រាវជ្រាវក្រាហ្វិក 3D និងការអភិវឌ្ឍស្ថាបត្យកម្ម GPU ថ្មីផងដែរ។ គ្រោងការណ៍ ការពិពណ៌នាប្លុកផ្នែករឹងនៅក្នុង Verilog កម្មវិធីក្លែងធ្វើ កម្មវិធីបញ្ជា និងឯកសាររចនាដែលភ្ជាប់មកជាមួយត្រូវបានចែកចាយក្រោមអាជ្ញាប័ណ្ណ Apache 2.0។

GPGPU គឺផ្អែកលើស្តង់ដារ RISC-V ISA ដែលបានពង្រីកជាមួយនឹងការណែនាំបន្ថែមដើម្បីគាំទ្រមុខងារ GPU និងការគ្រប់គ្រងខ្សែស្រឡាយ។ ការផ្លាស់ប្តូរស្ថាបត្យកម្មសំណុំការណែនាំ RISC-V ត្រូវបានរក្សាទុកឱ្យនៅអប្បបរមា ហើយការណែនាំវ៉ិចទ័រដែលមានស្រាប់ត្រូវបានប្រើប្រាស់នៅពេលណាដែលអាចធ្វើទៅបាន។ ការណែនាំបន្ថែមរួមមាន៖ "tex" សម្រាប់បង្កើនល្បឿនដំណើរការវាយនភាព; vx_rast សម្រាប់ការគ្រប់គ្រងការរ៉ាស្ទ័រ; vx_rop សម្រាប់ដំណើរការបំណែក ជម្រៅ និងតម្លាភាព; vx_imadd សម្រាប់ប្រតិបត្តិការគុណ និងបន្ថែម; vx_wspawn, vx_split, vx_join, vx_tmc និង vx_bar សម្រាប់ការធ្វើឱ្យក្រុមខ្សែស្រឡាយ (រលកមុខ) សកម្មដែលបានប្រតិបត្តិស្របគ្នាដោយម៉ាស៊ីន SIMD។

GPGPU ដែលកំពុងត្រូវបានបង្កើតឡើងគាំទ្រស្ថាបត្យកម្មសំណុំពាក្យបញ្ជា RISC-V RV32IMF និង RV64IMAFD ចំនួន 32 និង 64 ប៊ីត ហើយអាចរួមបញ្ចូលអង្គចងចាំដែលបានចែករំលែកជាជម្រើស ឃ្លាំងសម្ងាត់ L1, L2 និង L3 និងចំនួនស្នូល warps និងខ្សែស្រឡាយដែលអាចកំណត់រចនាសម្ព័ន្ធបាន។ ស្នូលនីមួយៗក៏អាចរួមបញ្ចូលចំនួន ALUs, FPUs, LSUs និង SFUs ដែលអាចកំណត់រចនាសម្ព័ន្ធបាន។ Xilinx និង Altera FPGAs អាចត្រូវបានប្រើសម្រាប់ការបង្កើតគំរូដើម ហើយ Verilator (Verilog simulator), RTLSIM (RTL simulation) និង SimX (software simulation) អាចត្រូវបានប្រើសម្រាប់ការក្លែងធ្វើបន្ទះឈីប។

សម្រាប់ការអភិវឌ្ឍកម្មវិធី ប្រអប់ឧបករណ៍មួយត្រូវបានផ្តល់ជូន រួមទាំងកំណែដែលសម្របខ្លួនដោយ Vortex នៃ PoCL (កម្មវិធីចងក្រង និងពេលដំណើរការ OpenCL) LLVM/Clang, GCC និង Binutils។ គម្រោងនេះគាំទ្រការបញ្ជាក់ OpenCL 1.2 និងអនុវត្តការគាំទ្រសម្រាប់ការតំណាងកម្រិតមធ្យម SPIR-V នៃ shaders តាមរយៈការបកប្រែទៅ OpenCL។

ការផ្លាស់ប្ដូរនៅក្នុង Vortex 3.0 រួមមាន៖

• ជង់ក្រាហ្វិកផ្នែករឹងមួយត្រូវបានបន្ថែម រួមទាំងប្លុកសម្រាប់ rasterization ការគូសផែនទីវាយនភាព និងការបញ្ចូលគ្នានៃលទ្ធផល (OM)។ កម្មវិធីបញ្ជា Vulkan មួយឈ្មោះ vortexpipe ត្រូវបានបង្កើតឡើងសម្រាប់ Mesa ដោយផ្អែកលើជង់ក្រាហ្វិកដែលបានអនុវត្ត និងកម្មវិធី rasterizer lavapipe។
• សមត្ថភាពរបស់ Tensor Core ដែលត្រូវបានរចនាឡើងដើម្បីពន្លឿនការប្រតិបត្តិនៃគំរូរៀនម៉ាស៊ីន ត្រូវបានពង្រីក ដោយអនុវត្តការគាំទ្រសម្រាប់ភាពមិនស្មើគ្នាដែលមានរចនាសម្ព័ន្ធសម្រាប់ការបង្ហាប់ម៉ាទ្រីសទម្ងន់។
• ប្រតិបត្តិការ WGMMA (ការគុណម៉ាទ្រីសកម្រិតក្រុមវ៉ាប) ត្រូវបានអនុវត្តសម្រាប់ការគុណម៉ាទ្រីសក្នុងរបៀបអសមកាល។
• បានបន្ថែមម៉ាស៊ីន DXA (ការបង្កើនល្បឿនការផ្ទេរទិន្នន័យ) ដើម្បីបង្កើនល្បឿនការផ្ទេរទិន្នន័យពីអង្គចងចាំសកលទៅអង្គចងចាំក្នុងស្រុក។
• ស្ថាបត្យកម្មថ្មីមួយត្រូវបានអនុវត្តដោយផ្អែកលើឧបករណ៍ដំណើរការពាក្យបញ្ជា (CP) និងឧបករណ៍កំណត់ពេលផ្នែករឹងនៃស្នូលកុំព្យូទ័រ (KMU - Kernel Management Unit) ដែលអនុញ្ញាតឱ្យមានការបញ្ជូនខ្សែស្រឡាយកុំព្យូទ័រទៅកាន់ផ្នែកបន្ទះឈីប។
• បណ្ណាល័យពេលដំណើរការថ្មីមួយត្រូវបានស្នើឡើង ដែលដំណើរការក្នុងរបៀបមិនរារាំង និងផ្តល់នូវអរូបីដែលបកប្រែទៅជាពាក្យបញ្ជាផ្នែករឹងដែលប្រតិបត្តិដោយអសមកាល។ ជួរ ព្រឹត្តិការណ៍ ម៉ូឌុល និងការធ្វើសមកាលកម្មដោយផ្អែកលើរបាំងអសមកាលជាមួយនឹងអត្ថន័យនៃការមកដល់/រង់ចាំ/ព្រឹត្តិការណ៍ ត្រូវបានគាំទ្រ។
• បានបន្ថែមការគាំទ្រសម្រាប់ RISC-V Shortened Instructions (RVC)។
• ការគាំទ្រផ្នែករឹងសម្រាប់ប្រតិបត្តិការអាតូមិច (Hardware Atomics) ត្រូវបានអនុវត្ត។
• FPU ត្រូវបានរចនាឡើងវិញទាំងស្រុង ហើយប្លុកមេគុណថ្មី (Wallace-tree, Folded-radix) និងប្លុក adder (Kogge-Stone) ត្រូវបានណែនាំ។
• បានបន្ថែមជង់អង្គចងចាំនិម្មិតដែលផ្អែកលើអង្គភាពគ្រប់គ្រងអង្គចងចាំ (MMU) ជាមួយនឹងការគាំទ្រសម្រាប់ស្ថាបត្យកម្មអាសយដ្ឋាននិម្មិត SV32 32 ប៊ីត។
• ការគាំទ្រសម្រាប់ការពង្រីក RISC-V Zicond ជាមួយនឹងការអនុវត្តប្រតិបត្តិការតាមលក្ខខណ្ឌ។
• ច្រកទ្វារនាឡិការួមបញ្ចូលគ្នា។
• ការគាំទ្រសម្រាប់ភាសា HIP (Heterogeneous Interface for Portability) ត្រូវបានអនុវត្តតាមរយៈក្របខ័ណ្ឌ chipStar ដែលបកប្រែ HIP ទៅជា SPIR-V។
• ការរួមបញ្ចូលពេញលេញជាមួយកម្មវិធីក្លែងធ្វើ GEM5 ត្រូវបានផ្តល់ជូន ហើយការគាំទ្រសម្រាប់កម្មវិធីក្លែងធ្វើ SimX លើស្ថាបត្យកម្ម TLM (ការធ្វើគំរូកម្រិតប្រតិបត្តិការ) ត្រូវបានបន្ថែម។
• បានបន្ថែមការគាំទ្រសម្រាប់ឧបករណ៍ Synopsys និង Yosys សម្រាប់ការសំយោគតក្កវិជ្ជាសម្រាប់ការផលិតបន្ទះឈីប ក៏ដូចជាការគាំទ្រសម្រាប់ការប្រើប្រាស់បណ្ណាល័យធាតុស្តង់ដារ ASAP7 (7nm), SAED14 (14nm) និង NanGate (15nm)។
• ខ្សែសង្វាក់ឧបករណ៍យោងត្រូវបានធ្វើបច្ចុប្បន្នភាពទៅ LLVM 20 និង POCL 7.0។

ប្រភព: opennet.ru