ನಮಗೆ ತಿಳಿದಿರುವಂತೆ, ಈ ವರ್ಷದ ಮಾರ್ಚ್‌ನಲ್ಲಿ, TSMC 5nm ಉತ್ಪನ್ನಗಳ ಪೈಲಟ್ ಉತ್ಪಾದನೆಯನ್ನು ಪ್ರಾರಂಭಿಸಿತು. ಇದು ತೈವಾನ್‌ನ ಹೊಸ ಫ್ಯಾಬ್ 18 ಸ್ಥಾವರದಲ್ಲಿ ಸಂಭವಿಸಿದೆ, 5nm ಪರಿಹಾರಗಳ ಬಿಡುಗಡೆಗಾಗಿ. 5nm N5 ಪ್ರಕ್ರಿಯೆಯನ್ನು ಬಳಸಿಕೊಂಡು ಬೃಹತ್ ಉತ್ಪಾದನೆಯನ್ನು 2020 ರ ಎರಡನೇ ತ್ರೈಮಾಸಿಕದಲ್ಲಿ ನಿರೀಕ್ಷಿಸಲಾಗಿದೆ. ಅದೇ ವರ್ಷದ ಅಂತ್ಯದ ವೇಳೆಗೆ, ಉತ್ಪಾದಕ 5-nm ಪ್ರಕ್ರಿಯೆ ತಂತ್ರಜ್ಞಾನ ಅಥವಾ N5P (ಕಾರ್ಯಕ್ಷಮತೆ) ಆಧಾರಿತ ಚಿಪ್‌ಗಳ ಉತ್ಪಾದನೆಯನ್ನು ಪ್ರಾರಂಭಿಸಲಾಗುವುದು. ಮೂಲಮಾದರಿಯ ಚಿಪ್‌ಗಳ ಲಭ್ಯತೆಯು ಹೊಸ ಪ್ರಕ್ರಿಯೆ ತಂತ್ರಜ್ಞಾನದ ಆಧಾರದ ಮೇಲೆ ಉತ್ಪಾದಿಸಲಾದ ಭವಿಷ್ಯದ ಸೆಮಿಕಂಡಕ್ಟರ್‌ಗಳ ಸಾಮರ್ಥ್ಯಗಳನ್ನು ಮೌಲ್ಯಮಾಪನ ಮಾಡಲು TSMC ಗೆ ಅನುಮತಿಸುತ್ತದೆ, ಕಂಪನಿಯು ಡಿಸೆಂಬರ್‌ನಲ್ಲಿ ವಿವರವಾಗಿ ಮಾತನಾಡುತ್ತದೆ. ಆದರೆ ನೀವು ಈಗಾಗಲೇ ಏನನ್ನಾದರೂ ಕಂಡುಹಿಡಿಯಬಹುದು IEDM 2019 ರಲ್ಲಿ ಪ್ರಸ್ತುತಿಗಾಗಿ TSMC ಸಲ್ಲಿಸಿದ ಸಾರಾಂಶಗಳಿಂದ.
ವಿವರಗಳನ್ನು ಸ್ಪಷ್ಟಪಡಿಸುವ ಮೊದಲು, TSMC ಯಿಂದ ಹಿಂದಿನ ಹೇಳಿಕೆಗಳಿಂದ ನಮಗೆ ತಿಳಿದಿರುವುದನ್ನು ನೆನಪಿಸೋಣ. 7nm ಪ್ರಕ್ರಿಯೆಗೆ ಹೋಲಿಸಿದರೆ, 5nm ಚಿಪ್‌ಗಳ ನಿವ್ವಳ ಕಾರ್ಯಕ್ಷಮತೆಯು 15% ರಷ್ಟು ಹೆಚ್ಚಾಗುತ್ತದೆ ಅಥವಾ ಕಾರ್ಯಕ್ಷಮತೆ ಒಂದೇ ಆಗಿದ್ದರೆ ಬಳಕೆ 30% ರಷ್ಟು ಕಡಿಮೆಯಾಗುತ್ತದೆ ಎಂದು ಹೇಳಲಾಗುತ್ತದೆ. N5P ಪ್ರಕ್ರಿಯೆಯು ಮತ್ತೊಂದು 7% ಉತ್ಪಾದಕತೆ ಅಥವಾ ಬಳಕೆಯಲ್ಲಿ 15% ಉಳಿತಾಯವನ್ನು ಸೇರಿಸುತ್ತದೆ. ಲಾಜಿಕ್ ಅಂಶಗಳ ಸಾಂದ್ರತೆಯು 1,8 ಪಟ್ಟು ಹೆಚ್ಚಾಗುತ್ತದೆ. SRAM ಸೆಲ್ ಸ್ಕೇಲ್ 0,75 ಅಂಶದಿಂದ ಬದಲಾಗುತ್ತದೆ.
5nm ಚಿಪ್‌ಗಳ ಉತ್ಪಾದನೆಯಲ್ಲಿ, EUV ಸ್ಕ್ಯಾನರ್‌ಗಳ ಬಳಕೆಯ ಪ್ರಮಾಣವು ಪ್ರಬುದ್ಧ ಉತ್ಪಾದನೆಯ ಮಟ್ಟವನ್ನು ತಲುಪುತ್ತದೆ. ಟ್ರಾನ್ಸಿಸ್ಟರ್ ಚಾನಲ್ ರಚನೆಯನ್ನು ಬದಲಾಯಿಸಲಾಗುತ್ತದೆ, ಪ್ರಾಯಶಃ ಸಿಲಿಕಾನ್ ಜೊತೆಗೆ ಅಥವಾ ಬದಲಿಗೆ ಜರ್ಮೇನಿಯಮ್ ಅನ್ನು ಬಳಸುವ ಮೂಲಕ. ಇದು ಚಾನಲ್‌ನಲ್ಲಿ ಎಲೆಕ್ಟ್ರಾನ್‌ಗಳ ಹೆಚ್ಚಿದ ಚಲನಶೀಲತೆ ಮತ್ತು ಪ್ರವಾಹಗಳ ಹೆಚ್ಚಳವನ್ನು ಖಚಿತಪಡಿಸುತ್ತದೆ. ಪ್ರಕ್ರಿಯೆ ತಂತ್ರಜ್ಞಾನವು ಹಲವಾರು ನಿಯಂತ್ರಣ ವೋಲ್ಟೇಜ್ ಮಟ್ಟವನ್ನು ಒದಗಿಸುತ್ತದೆ, ಅದರಲ್ಲಿ ಹೆಚ್ಚಿನವು 25 nm ಪ್ರಕ್ರಿಯೆ ತಂತ್ರಜ್ಞಾನಕ್ಕೆ ಹೋಲಿಸಿದರೆ 7% ಕಾರ್ಯಕ್ಷಮತೆಯ ಹೆಚ್ಚಳವನ್ನು ಒದಗಿಸುತ್ತದೆ. I/O ಇಂಟರ್‌ಫೇಸ್‌ಗಳಿಗೆ ಟ್ರಾನ್ಸಿಸ್ಟರ್ ವಿದ್ಯುತ್ ಸರಬರಾಜು 1,5 V ನಿಂದ 1,2 V ವರೆಗೆ ಇರುತ್ತದೆ.
ಲೋಹೀಕರಣಕ್ಕಾಗಿ ಮತ್ತು ಸಂಪರ್ಕಗಳಿಗೆ ರಂಧ್ರಗಳ ಮೂಲಕ ಉತ್ಪಾದನೆಯಲ್ಲಿ, ಇನ್ನೂ ಕಡಿಮೆ ಪ್ರತಿರೋಧವನ್ನು ಹೊಂದಿರುವ ವಸ್ತುಗಳನ್ನು ಬಳಸಲಾಗುತ್ತದೆ. ಅಲ್ಟ್ರಾ-ಹೈ-ಡೆನ್ಸಿಟಿ ಕೆಪಾಸಿಟರ್‌ಗಳನ್ನು ಲೋಹದ-ಡೈಎಲೆಕ್ಟ್ರಿಕ್-ಮೆಟಲ್ ಸರ್ಕ್ಯೂಟ್ ಬಳಸಿ ತಯಾರಿಸಲಾಗುವುದು, ಇದು ಉತ್ಪಾದಕತೆಯನ್ನು 4% ರಷ್ಟು ಹೆಚ್ಚಿಸುತ್ತದೆ. ಸಾಮಾನ್ಯವಾಗಿ, TSMC ಹೊಸ ಕಡಿಮೆ-ಕೆ ಅವಾಹಕಗಳನ್ನು ಬಳಸಲು ಬದಲಾಯಿಸುತ್ತದೆ. ಹೊಸ "ಶುಷ್ಕ" ಪ್ರಕ್ರಿಯೆ, ಮೆಟಲ್ ರಿಯಾಕ್ಟಿವ್ ಐಯಾನ್ ಎಚ್ಚಣೆ (RIE), ಸಿಲಿಕಾನ್ ವೇಫರ್ ಪ್ರೊಸೆಸಿಂಗ್ ಸರ್ಕ್ಯೂಟ್‌ನಲ್ಲಿ ಕಾಣಿಸಿಕೊಳ್ಳುತ್ತದೆ, ಇದು ತಾಮ್ರವನ್ನು ಬಳಸಿಕೊಂಡು ಸಾಂಪ್ರದಾಯಿಕ ಡಮಾಸ್ಕಸ್ ಪ್ರಕ್ರಿಯೆಯನ್ನು ಭಾಗಶಃ ಬದಲಾಯಿಸುತ್ತದೆ (30 nm ಗಿಂತ ಕಡಿಮೆ ಲೋಹದ ಸಂಪರ್ಕಗಳಿಗೆ). ಮೊದಲ ಬಾರಿಗೆ, ತಾಮ್ರದ ಕಂಡಕ್ಟರ್‌ಗಳು ಮತ್ತು ಸೆಮಿಕಂಡಕ್ಟರ್‌ಗಳ ನಡುವೆ ತಡೆಗೋಡೆಯನ್ನು ರಚಿಸಲು ಗ್ರ್ಯಾಫೀನ್‌ನ ಪದರವನ್ನು ಬಳಸಲಾಗುತ್ತದೆ (ಎಲೆಕ್ಟ್ರೋಗ್ರೇಷನ್ ಅನ್ನು ತಡೆಯಲು).
IEDM ನಲ್ಲಿ ಡಿಸೆಂಬರ್ ವರದಿಗಾಗಿ ದಾಖಲೆಗಳಿಂದ, 5nm ಚಿಪ್‌ಗಳ ಹಲವಾರು ನಿಯತಾಂಕಗಳು ಇನ್ನೂ ಉತ್ತಮವಾಗಿರುತ್ತವೆ ಎಂದು ನಾವು ತಿಳಿದುಕೊಳ್ಳಬಹುದು. ಹೀಗಾಗಿ, ಲಾಜಿಕ್ ಅಂಶಗಳ ಸಾಂದ್ರತೆಯು ಹೆಚ್ಚಾಗಿರುತ್ತದೆ ಮತ್ತು 1,84 ಪಟ್ಟು ತಲುಪುತ್ತದೆ. SRAM ಕೋಶವು 0,021 µm2 ವಿಸ್ತೀರ್ಣದೊಂದಿಗೆ ಚಿಕ್ಕದಾಗಿರುತ್ತದೆ. ಪ್ರಾಯೋಗಿಕ ಸಿಲಿಕಾನ್ನ ಕಾರ್ಯಕ್ಷಮತೆಯೊಂದಿಗೆ ಎಲ್ಲವೂ ಕ್ರಮದಲ್ಲಿದೆ - 15% ಹೆಚ್ಚಳವನ್ನು ಪಡೆಯಲಾಗಿದೆ, ಜೊತೆಗೆ ಹೆಚ್ಚಿನ ಆವರ್ತನಗಳ ಘನೀಕರಣದ ಸಂದರ್ಭದಲ್ಲಿ ಬಳಕೆಯಲ್ಲಿ ಸಂಭವನೀಯ 30% ಕಡಿತ.
ಹೊಸ ಪ್ರಕ್ರಿಯೆ ತಂತ್ರಜ್ಞಾನವು ಏಳು ನಿಯಂತ್ರಣ ವೋಲ್ಟೇಜ್ ಮೌಲ್ಯಗಳಿಂದ ಆಯ್ಕೆ ಮಾಡಲು ಸಾಧ್ಯವಾಗಿಸುತ್ತದೆ, ಇದು ಅಭಿವೃದ್ಧಿ ಪ್ರಕ್ರಿಯೆ ಮತ್ತು ಉತ್ಪನ್ನಗಳಿಗೆ ವೈವಿಧ್ಯತೆಯನ್ನು ಸೇರಿಸುತ್ತದೆ ಮತ್ತು EUV ಸ್ಕ್ಯಾನರ್‌ಗಳ ಬಳಕೆಯು ಖಂಡಿತವಾಗಿಯೂ ಉತ್ಪಾದನೆಯನ್ನು ಸರಳಗೊಳಿಸುತ್ತದೆ ಮತ್ತು ಅದನ್ನು ಅಗ್ಗಗೊಳಿಸುತ್ತದೆ. TSMC ಪ್ರಕಾರ, EUV ಸ್ಕ್ಯಾನರ್‌ಗಳಿಗೆ ಬದಲಾಯಿಸುವುದು 0,73nm ಪ್ರಕ್ರಿಯೆಗೆ ಹೋಲಿಸಿದರೆ ರೇಖೀಯ ರೆಸಲ್ಯೂಶನ್‌ನಲ್ಲಿ 7x ಸುಧಾರಣೆಯನ್ನು ಒದಗಿಸುತ್ತದೆ. ಉದಾಹರಣೆಗೆ, ಮೊದಲ ಲೇಯರ್‌ಗಳ ಅತ್ಯಂತ ನಿರ್ಣಾಯಕ ಮೆಟಾಲೈಸೇಶನ್ ಲೇಯರ್‌ಗಳನ್ನು ಉತ್ಪಾದಿಸಲು, ಐದು ಸಾಂಪ್ರದಾಯಿಕ ಮುಖವಾಡಗಳ ಬದಲಿಗೆ, ಕೇವಲ ಒಂದು EUV ಮಾಸ್ಕ್ ಅಗತ್ಯವಿರುತ್ತದೆ ಮತ್ತು ಅದರ ಪ್ರಕಾರ, ಐದು ಬದಲಿಗೆ ಕೇವಲ ಒಂದು ಉತ್ಪಾದನಾ ಚಕ್ರ. ಮೂಲಕ, EUV ಪ್ರೊಜೆಕ್ಷನ್ ಬಳಸುವಾಗ ಚಿಪ್‌ನಲ್ಲಿನ ಅಂಶಗಳು ಎಷ್ಟು ಅಚ್ಚುಕಟ್ಟಾಗಿ ಹೊರಹೊಮ್ಮುತ್ತವೆ ಎಂಬುದರ ಬಗ್ಗೆ ಗಮನ ಕೊಡಿ. ಸೌಂದರ್ಯ, ಮತ್ತು ಅಷ್ಟೆ.
ಮೂಲ: 3dnews.ru