새턴 5호 로켓의 자기 코어 메모리

LVDC(Launch Vehicle Digital Computer)는 아폴로 달 프로그램에서 새턴 5호 로켓을 구동하는 데 핵심적인 역할을 했으며 당시 대부분의 컴퓨터와 마찬가지로 작은 자기 코어에 데이터를 저장했습니다. 이 기사에서 Cloud4Y는 디럭스의 LVDC 메모리 모듈에 대해 이야기합니다. 수집 스티브 저벳슨.

이 메모리 모듈은 1960년대 중반에 개선되었습니다. 표면 실장 구성 요소, 하이브리드 모듈 및 유연한 연결을 사용하여 제작되어 당시의 기존 컴퓨터 메모리보다 훨씬 작고 가볍습니다. 그러나 메모리 모듈은 4096비트의 26워드만 저장할 수 있었습니다.

마그네틱 코어 메모리 모듈. 이 모듈은 4 데이터 비트와 26 패리티 비트의 2K 워드를 저장합니다. 총 16단어의 용량을 제공하는 384개의 메모리 모듈로 무게는 2,3kg이고 크기는 14cm × 14cm × 16cm입니다.

달 착륙은 25년 1961월 5일 케네디 대통령이 미국이 5년 안에 사람을 달에 보낼 것이라고 발표하면서 시작되었습니다. 이를 위해 지금까지 만들어진 로켓 중 가장 강력한 XNUMX단 새턴 XNUMX호 로켓이 사용됐다. Saturn XNUMX는 컴퓨터에 의해 제어되고 제어되었습니다(여기 여기 더 그에 대해) 발사체의 세 번째 단계는 지구 궤도로 이륙한 다음 달로 가는 것입니다. (이 시점에서 Apollo 우주선은 Saturn V 로켓에서 분리되었고 LVDC 임무는 완료되었습니다.)

LVDC는 베이스 프레임에 설치됩니다. 원형 커넥터는 컴퓨터 전면에서 볼 수 있습니다. 8개의 전기 커넥터와 액체 냉각용 커넥터 XNUMX개 사용

LVDC는 Apollo에 탑재된 여러 컴퓨터 중 하나에 불과했습니다. LVDC는 45kg 아날로그 컴퓨터인 비행 제어 시스템에 연결되었습니다. 탑재된 AGC(Apollo Guidance Computer)는 우주선을 달 표면으로 안내했습니다. 명령 모듈에는 하나의 AGC가 포함되어 있고 달 모듈에는 여분의 비상 컴퓨터인 Abort 내비게이션 시스템과 함께 두 번째 AGC가 포함되어 있습니다.

Apollo에는 여러 대의 컴퓨터가 있었습니다.

단위 논리 소자(ULD)

LVDC는 단위 부하 장치인 ULD라는 흥미로운 하이브리드 기술을 사용하여 만들어졌습니다. 집적 회로처럼 보였지만 ULD 모듈에는 여러 구성 요소가 포함되어 있습니다. 그들은 각각 하나의 트랜지스터 또는 두 개의 다이오드만 있는 단순한 실리콘 칩을 사용했습니다. 이러한 어레이는 인쇄된 후막 인쇄 저항과 함께 세라믹 웨이퍼에 장착되어 논리 게이트와 같은 회로를 구현했습니다. 이 모듈은 SLT 모듈(솔리드 로직 기술) 널리 사용되는 IBM S/360 시리즈 컴퓨터용으로 설계되었습니다. IBM은 집적 회로가 상업적으로 실행되기 전인 1961년에 SLT 모듈을 개발하기 시작했으며 1966년까지 IBM은 연간 100억 개 이상의 SLT 모듈을 생산했습니다.

ULD 모듈은 아래 사진과 같이 SLT 모듈보다 훨씬 작아 소형 공간 컴퓨터에 더 적합합니다 ULD 모듈은 SLT의 금속 핀 대신 세라믹 패드를 사용했으며 상단에 금속 접점이 있습니다. 핀 대신 표면. 보드의 클립은 ULD 모듈을 제자리에 고정하고 이 핀에 연결했습니다.

IBM이 집적 회로 대신 SLT 모듈을 사용한 이유는 무엇입니까? 주된 이유는 집적 회로가 1959년에 발명되어 아직 초기 단계에 있었기 때문입니다. 1963년에 SLT 모듈은 집적 회로보다 비용 및 성능 이점이 있었습니다. 그러나 SLT 모듈은 종종 집적 회로보다 열등한 것으로 간주되었습니다. 집적 회로에 비해 SLT 모듈의 장점 중 하나는 SLT의 저항이 집적 회로의 저항보다 훨씬 더 정확하다는 것입니다. 제조 과정에서 SLT 모듈의 후막 저항기는 원하는 저항에 도달할 때까지 저항막을 제거하기 위해 조심스럽게 분사되었습니다. SLT 모듈은 1960년대에 비슷한 집적 회로보다 저렴했습니다.

LVDC 및 관련 장비는 50가지 이상의 ULD 유형을 사용했습니다.

SLT 모듈(왼쪽)은 ULD 모듈(오른쪽)보다 훨씬 큽니다. ULD 크기는 7,6mm×8mm입니다.

아래 사진은 ULD 모듈의 내부 구성 요소를 보여줍니다. 세라믹 판의 왼쪽에는 XNUMX개의 작은 정사각형 실리콘 결정에 연결된 전도체가 있습니다. 회로 기판처럼 보이지만 손톱보다 훨씬 작다는 점을 명심하십시오. 오른쪽의 검은색 직사각형은 플레이트 밑면에 인쇄된 후막 저항기입니다.

ULD, 상단 및 하단 보기. 실리콘 결정과 저항이 보입니다. SLT 모듈은 상단 표면에 저항이 있는 반면 ULD 모듈은 하단에 저항이 있어 밀도와 비용이 증가했습니다.

아래 사진은 두 개의 다이오드를 구현한 ULD 모듈의 실리콘 다이를 보여줍니다. 크기는 비정상적으로 작습니다. 비교를 위해 근처에 설탕 결정이 있습니다. 크리스탈에는 세 개의 원에 납땜된 구리 볼을 통해 세 개의 외부 연결부가 있습니다. 아래쪽 XNUMX개의 원(두 다이오드의 양극)은 도핑(어두운 영역)한 반면 오른쪽 상단 원은 베이스에 연결된 음극이었습니다.

설탕 결정 옆에 있는 XNUMX개의 다이오드 실리콘 결정 사진

자기 코어 메모리 작동 방식

자기 코어 메모리는 1950년대부터 1970년대에 솔리드 스테이트 저장 장치로 대체될 때까지 컴퓨터의 주요 데이터 저장 형식이었습니다. 메모리는 코어라고 하는 작은 페라이트 링으로 만들어졌습니다. 페라이트 링을 직사각형 매트릭스에 배치하고 각 링에 XNUMX~XNUMX개의 와이어를 통과시켜 정보를 읽고 씁니다. 반지는 XNUMX비트의 정보를 저장할 수 있도록 했습니다. 코어는 페라이트 링을 통과하는 와이어를 통과하는 전류 펄스를 사용하여 자화되었습니다. 한 코어의 자화 방향은 펄스를 반대 방향으로 보냄으로써 변경할 수 있습니다.

코어의 값을 읽기 위해 전류 펄스는 링을 상태 0으로 설정합니다. 코어가 이전에 상태 1에 있었다면 변화하는 자기장이 코어를 통과하는 와이어 중 하나에 전압을 생성했습니다. 그러나 코어가 이미 상태 0에 있으면 자기장이 변경되지 않고 감지 와이어의 전압이 상승하지 않습니다. 따라서 코어의 비트 값을 XNUMX으로 재설정하고 읽기 와이어의 전압을 확인하여 읽었습니다. 자기 코어 메모리의 중요한 특징은 페라이트 링을 읽는 과정에서 그 값이 파괴되어 코어를 "재작성"해야 한다는 것입니다.

각 코어의 자화를 변경하기 위해 별도의 전선을 사용하는 것이 불편했지만 1950년대에 전류 일치의 원리로 작동하는 페라이트 메모리가 개발되었습니다. XNUMX선 회로(X, Y, Sense, Inhibit)가 보편화되었습니다. 이 기술은 히스테리시스라고 하는 코어의 특수한 특성을 이용했습니다. 작은 전류는 페라이트 메모리에 영향을 미치지 않지만 임계값 이상의 전류는 코어를 자기화합니다. 하나의 X 라인과 하나의 Y 라인에 필요한 전류의 절반으로 에너지를 공급했을 때 두 라인이 교차하는 코어에만 재자화하기에 충분한 전류가 공급되고 다른 코어는 손상되지 않았습니다.

IBM 360 Model 50의 메모리는 이렇게 생겼습니다. (50mm). 이 사진에서는 각 코어에 19개의 와이어가 흐르는 것을 볼 수 있지만 LVDC는 32개의 와이어를 사용했습니다.

아래 사진은 하나의 직사각형 LVDC 메모리 어레이를 보여줍니다. 8 이 매트릭스에는 수직으로 연결된 128개의 X-와이어와 수평으로 연결된 64개의 Y-와이어가 있으며 각 교차점에 코어가 있습니다. 단일 읽기 와이어는 Y-와이어에 평행한 모든 코어를 통과합니다. 쓰기 와이어와 금지 와이어는 X 와이어와 평행한 모든 코어를 통과합니다. 와이어는 매트릭스 중간에서 교차합니다. 이렇게 하면 절반의 노이즈가 나머지 절반의 노이즈를 상쇄하기 때문에 유도 노이즈가 줄어듭니다.

8192비트를 포함하는 하나의 LVDC 페라이트 메모리 매트릭스. 다른 매트릭스와의 연결은 외부의 핀을 통해 수행됩니다.

위의 행렬에는 각각 8192비트를 저장하는 14개의 요소가 있습니다. 메모리 워드를 저장하기 위해 워드의 각 비트에 대해 하나씩 여러 기본 행렬이 함께 추가되었습니다. 와이어 X와 Y는 모든 주요 매트릭스를 통과했습니다. 각 매트릭스에는 별도의 읽기 라인과 별도의 쓰기 금지 라인이 있습니다. LVDC 메모리는 패리티 비트와 함께 13비트 "음절"을 저장하는 XNUMX개의 기본 매트릭스 스택(아래)을 사용했습니다.

LVDC 스택은 14개의 기본 매트릭스로 구성됩니다.

자기 코어 메모리에 기록하려면 소위 금지선이라는 추가 전선이 필요했습니다. 각 매트릭스에는 그 안의 모든 코어를 통과하는 하나의 억제선이 있습니다. 쓰기 프로세스 동안 전류는 X 및 Y 라인을 통과하여 선택한 링(평면당 하나)을 상태 1로 재자화하여 워드에 모두 1을 유지합니다. 비트 위치에 0을 기록하기 위해 라인은 X 라인과 반대되는 전류의 절반으로 에너지를 공급받았고 결과적으로 코어는 0으로 유지되었습니다. 해당 금지 라인을 활성화하여 단어를 메모리에 쓸 수 있습니다.

LVDC 메모리 모듈

LVDC 메모리 모듈은 물리적으로 어떻게 구성됩니까? 메모리 모듈의 중앙에는 앞에서 본 14개의 강자성 메모리 어레이 스택이 있습니다. X 및 Y 와이어와 금지 라인, 비트 읽기 라인, 오류 감지를 구동하고 필요한 클럭 신호를 생성하는 회로가 있는 여러 보드로 둘러싸여 있습니다.

일반적으로 대부분의 메모리 관련 회로는 메모리 모듈 자체가 아니라 LVDC 컴퓨터 로직에 있습니다. 특히 컴퓨터 논리에는 주소와 데이터 단어를 저장하고 직렬과 병렬 사이를 변환하기 위한 레지스터가 포함되어 있습니다. 또한 읽기 비트 라인에서 읽기, 오류 검사 및 클럭킹을 위한 회로가 포함되어 있습니다.

주요 구성 요소를 보여주는 메모리 모듈. MIB(Multilayer Interconnection Board)는 12층 인쇄 회로 기판입니다.

Y 메모리 드라이버 보드

코어 메모리의 워드는 메인 보드 스택을 통해 각각의 X 및 Y 라인을 통과하여 선택됩니다. Y-드라이버 회로와 64개의 Y-라인 중 하나를 통해 신호를 생성하는 방법을 설명하는 것으로 시작하겠습니다. 64개의 개별 드라이버 회로 대신 모듈은 8개의 "하이" 드라이버와 8개의 "로우" 드라이버를 사용하여 회로 수를 줄입니다. 이들은 "매트릭스" 구성으로 연결되어 있으므로 하이 및 로우 드라이버의 각 조합이 서로 다른 행을 선택합니다. 따라서 8개의 "high" 및 8개의 "low" 드라이버는 64(8 ​​× 8) Y-라인 중 하나를 선택합니다.

Y 드라이버 보드(전면)는 보드 스택에서 Y 선택 라인을 구동합니다.

아래 사진에서 일부 ULD 모듈(흰색)과 Y 선택 라인을 구동하는 한 쌍의 트랜지스터(금색)를 볼 수 있습니다. "EI" 모듈은 드라이버의 핵심입니다: 정전압 펄스(E ) 또는 선택 라인을 통해 정전류 펄스(I)를 전달합니다. 선택 라인은 라인의 한쪽 끝에서 전압 모드로 EI 모듈을 활성화하고 다른 쪽 끝에서 전류 모드로 EI 모듈을 활성화하여 제어됩니다. 그 결과 코어를 재자화하기에 충분한 정확한 전압과 전류의 펄스가 생성됩니다. 뒤집는 데는 많은 추진력이 필요합니다. 전압 펄스는 17V로 고정되고 전류 범위는 온도에 따라 180mA ~ 260mA입니다.

XNUMX개의 ULD 모듈과 XNUMX쌍의 트랜지스터를 보여주는 Y 드라이버 보드의 매크로 사진. 각 ULD 모듈에는 IBM 부품 번호, 모듈 유형(예: "EI") 및 의미를 알 수 없는 코드가 표시되어 있습니다.

또한 보드에는 하나 이상의 Y 선택 라인이 동시에 활성화될 때를 감지하는 오류 모니터(ED) 모듈이 장착되어 있습니다. ED 모듈은 간단한 반 아날로그 솔루션을 사용합니다: 저항 네트워크를 사용하여 입력 전압을 합산합니다. 결과 전압이 임계값보다 높으면 키가 트리거됩니다.

드라이버 보드 아래에는 256개의 다이오드와 64개의 저항을 포함하는 다이오드 어레이가 있습니다. 이 매트릭스는 드라이버 보드의 8개 상단 및 8개 하단 신호 쌍을 메인 보드 스택을 통과하는 64개의 Y-라인 연결로 변환합니다. 보드 상단과 하단의 유연한 케이블은 보드를 다이오드 어레이에 연결합니다. 왼쪽에 있는 두 개의 플렉스 케이블(사진에는 보이지 않음)과 오른쪽에 있는 두 개의 버스바(하나는 보이는 것)가 다이오드 매트릭스를 코어 어레이에 연결합니다. 왼쪽에 보이는 플렉스 케이블은 I/O 보드를 통해 Y-보드를 컴퓨터의 나머지 부분에 연결하고 오른쪽 하단의 작은 플렉스 케이블은 클럭 생성기 보드에 연결합니다.

X 메모리 드라이버 보드

X 라인을 구동하기 위한 레이아웃은 128개의 X 라인과 64개의 Y 라인이 있다는 점을 제외하면 Y 방식과 동일합니다. X 와이어가 두 배 많기 때문에 모듈 아래에 두 번째 X 드라이버 보드가 있습니다. X 및 Y 보드의 구성 요소는 동일하지만 배선이 다릅니다.

이 보드와 그 아래 보드는 코어 보드 스택에서 X개의 선택된 행을 제어합니다.

아래 사진은 일부 구성 요소가 보드에서 손상되었음을 보여줍니다. 트랜지스터 중 하나가 변위되고 ULD 모듈이 반으로 끊어지고 다른 하나가 끊어집니다. 배선은 작은 실리콘 결정 중 하나(오른쪽)와 함께 깨진 모듈에서 볼 수 있습니다. 이 사진에서도 12층 인쇄회로기판에 수직 및 수평 전도성 트랙의 흔적을 볼 수 있습니다.

보드의 손상된 부분의 클로즈업

X 드라이버 보드 아래에는 288개의 다이오드와 128개의 저항이 포함된 X 다이오드 매트릭스가 있습니다. X-다이오드 어레이는 Y-다이오드 보드와 다른 토폴로지를 사용하여 구성 요소 수가 두 배가 되는 것을 방지합니다. Y-다이오드 기판과 마찬가지로 이 기판에는 두 개의 인쇄 회로 기판 사이에 수직으로 장착된 부품이 포함되어 있습니다. 이 방법을 "cordwood"라고 하며 구성 요소를 단단히 포장할 수 있습니다.

2개의 인쇄 회로 기판 사이에 수직으로 장착된 코드우드 다이오드를 보여주는 X 다이오드 어레이의 매크로 사진. 두 개의 X 드라이버 보드는 다이오드 보드 위에 있으며 폴리우레탄 폼으로 분리되어 있습니다. 인쇄 회로 기판은 서로 매우 가깝습니다.

메모리 증폭기

아래 사진은 판독 증폭기 보드를 보여줍니다. 메모리 스택에서 7비트를 읽기 위한 7개의 채널이 있습니다. 아래의 동일한 보드는 총 7비트에 대해 14비트를 더 처리합니다. 감지 증폭기의 목적은 재자화 가능한 코어에서 생성된 작은 신호(20밀리볼트)를 감지하여 1비트 출력으로 변환하는 것입니다. 각 채널은 차동 증폭기와 버퍼, 차동 변압기와 출력 클램프로 구성됩니다. 왼쪽에는 28와이어 플렉스 케이블이 메모리 스택에 연결되어 MSA-1(메모리 감지 증폭기) 모듈부터 시작하여 각 감지 와이어의 두 끝을 증폭기 회로로 연결합니다. 개별 구성 요소는 저항기(갈색 실린더), 커패시터(빨간색), 변압기(검은색) 및 트랜지스터(금색)입니다. 데이터 비트는 오른쪽의 유연한 케이블을 통해 감지 증폭기 보드를 나갑니다.

메모리 모듈 상단의 판독 증폭기 보드. 이 보드는 감지 와이어의 신호를 증폭하여 출력 비트를 생성합니다.

쓰기 금지 라인 드라이버

금지 드라이버는 메모리에 쓰는 데 사용되며 기본 모듈의 밑면에 있습니다. 스택의 각 매트릭스에 대해 하나씩 14개의 금지 라인이 있습니다. 0비트를 쓰기 위해 해당 잠금 드라이버가 활성화되고 금지 라인을 통과하는 전류는 코어가 1로 전환되는 것을 방지합니다. 각 라인은 ID-1 및 ID-2 모듈(쓰기 금지 라인 드라이버)과 한 쌍에 의해 구동됩니다. 트랜지스터의. 보드의 상단과 하단에 있는 정밀 20,8옴 저항은 차단 전류를 조절합니다. 오른쪽의 14와이어 플렉스 케이블은 드라이버를 코어 보드 스택의 14개 금지 와이어에 연결합니다.

메모리 모듈 하단의 금지 보드. 이 보드는 녹음 중에 사용되는 14개의 금지 신호를 생성합니다.

클록 드라이버 메모리

클록 드라이버는 메모리 모듈에 대한 클록 신호를 생성하는 한 쌍의 보드입니다. 컴퓨터가 메모리 작업을 시작하면 메모리 모듈이 사용하는 다양한 클록 신호가 모듈의 클록 드라이버에 의해 비동기식으로 생성됩니다. 클록 드라이브 보드는 스택과 금지 보드 사이의 모듈 하단에 위치하므로 보드가 잘 보이지 않습니다.

클록 드라이버 보드는 메인 메모리 스택 아래에 있지만 잠금 보드 위에 있습니다.

위 사진의 파란색 기판 구성 요소는 아마도 타이밍 또는 전압 조정을 위한 다중 회전 전위차계입니다. 레지스터와 커패시터도 보드에서 볼 수 있습니다. 다이어그램에는 여러 MCD(Memory Clock Driver) 모듈이 표시되지만 보드에는 모듈이 표시되지 않습니다. 제한된 가시성, 회로 변경 또는 이러한 모듈이 있는 다른 보드의 존재 때문인지 구분하기 어렵습니다.

메모리 I/O 패널

마지막 메모리 모듈 보드는 메모리 모듈 보드와 나머지 LVDC 컴퓨터 간에 신호를 분배하는 I/O 보드입니다. 하단의 녹색 98핀 커넥터는 LVDC 메모리 섀시에 연결되어 컴퓨터의 신호와 전원을 제공합니다. 대부분의 플라스틱 커넥터가 파손되어 접점이 보입니다. 분배 보드는 하단에 있는 두 개의 49핀 유연한 케이블로 이 커넥터에 연결됩니다(전면 케이블만 보임). 다른 플렉스 케이블은 신호를 X 드라이버 보드(왼쪽), Y 드라이버 보드(오른쪽), 감지 증폭기 보드(위) 및 금지 보드(아래)에 분배합니다. 보드에 있는 20개의 커패시터는 메모리 모듈에 공급되는 전원을 필터링합니다.

메모리 모듈과 나머지 컴퓨터 사이의 I/O 보드. 하단의 녹색 커넥터는 컴퓨터에 연결되며 이러한 신호는 플랫 케이블을 통해 메모리 모듈의 다른 부분으로 라우팅됩니다.

출력

기본 LVDC 메모리 모듈은 작고 안정적인 스토리지를 제공했습니다. 최대 8개의 메모리 모듈을 컴퓨터 하단부에 배치할 수 있습니다. 이를 통해 컴퓨터는 32개를 저장할 수 있었습니다. 킬로워드 중복 고신뢰 "이중" 모드에서 26비트 워드 또는 16킬로워드.

LVDC의 흥미로운 기능 중 하나는 안정성을 위해 메모리 모듈을 미러링할 수 있다는 것입니다. "이중" 모드에서 각 단어는 두 개의 메모리 모듈에 저장되었습니다. 한 모듈에서 오류가 발생하면 다른 모듈에서 올바른 단어를 얻을 수 있습니다. 이는 안정성을 제공하는 동시에 메모리 사용 공간을 절반으로 줄였습니다. 또는 각 단어가 한 번 저장되는 "단순" 모드에서 메모리 모듈을 사용할 수 있습니다.

최대 XNUMX개의 CPU 메모리 모듈을 수용하는 LVDC

마그네틱 코어 메모리 모듈은 8KB 스토리지에 5파운드(2,3kg) 모듈이 필요했던 시간을 시각적으로 보여줍니다. 그러나이 기억은 그 당시에 매우 완벽했습니다. 이러한 장치는 반도체 DRAM의 출현과 함께 1970년대에 사용되지 않게 되었습니다.

RAM의 내용은 전원이 꺼져도 보존되므로 모듈은 컴퓨터를 마지막으로 사용한 소프트웨어를 여전히 저장하고 있을 가능성이 높습니다. 예, 예, 수십 년 후에도 흥미로운 것을 찾을 수 있습니다. 이 데이터를 복구하는 것은 흥미로울 것이지만 손상된 회로로 인해 문제가 발생하므로 앞으로 XNUMX년 동안 메모리 모듈에서 콘텐츠를 검색할 수 없을 것입니다.

블로그에서 무엇을 더 읽을 수 있습니까? 클라우드4Y

→ 스위스 지형도의 부활절 달걀
→ 90년대 컴퓨터 브랜드, 1부
→ 해커의 어머니가 감옥에 들어가 상사의 컴퓨터를 감염시킨 방법
→ EDGE 가상 라우터의 네트워크 연결 진단
→ 은행은 어떻게 실패했는가?

우리의 구독 텔레그램-채널, 다음 기사를 놓치지 않도록! 우리는 일주일에 두 번 이상 업무에 대해서만 글을 씁니다. 또한 Cloud4Y는 비즈니스 연속성에 필요한 비즈니스 애플리케이션 및 정보에 대한 안전하고 안정적인 원격 액세스를 제공할 수 있음을 알려드립니다. 원격 근무는 코로나 바이러스 확산에 대한 추가 장벽입니다. 자세한 내용은 관리자가 제공합니다.

출처 : habr.com