작동하는 PCI Express 5.0 인터페이스가 타이페이에서 열린 컨퍼런스에서 선보였습니다.

아시다시피 PCI Express 인터페이스의 큐레이터인 산업간 그룹인 PCI-SIG는 사양 버전 5.0을 사용하여 PCI Express 버스의 새 버전을 출시하는 데 일정이 늦어진 것을 보충하기 위해 서두르고 있습니다. PCIe 5.0 사양의 최종 버전이 이에 의해 승인되었습니다. 봄에, 그리고 새해에는 업데이트된 버스를 지원하는 장치가 시장에 출시될 것입니다. PCIe 4.0에 비해 PCIe 5.0 라인의 전송 속도는 초당 32기가 트랜잭션(32GT/s)으로 두 배 증가합니다.

사양은 사양이지만, 새로운 인터페이스를 실제로 구현하려면 타사 컨트롤러 개발자에게 라이선스를 부여하기 위해 작동하는 실리콘과 블록이 필요합니다. 어제와 오늘 타이페이에서 열린 회의에서 이러한 결정 중 하나 보여 주었다 회사는 Astera Labs, Synopsys 및 Intel입니다. 이는 프로덕션 구현 및 라이선싱이 완전히 준비된 최초의 종합 솔루션이라고 합니다.

대만에 표시된 플랫폼은 Intel의 사전 생산 칩, Synopsys DesignWare 컨트롤러 및 회사의 PCIe 5.0 물리 계층(라이선스로 구입할 수 있음)과 Astera Labs의 리타이머를 사용합니다. 리타이머는 간섭이 있거나 신호가 약한 경우 클럭 펄스의 무결성을 복원하는 칩입니다.

상상할 수 있듯이 한 회선의 데이터 전송 속도가 증가함에 따라 통신 회선이 길어짐에 따라 신호 무결성이 4.0이 되는 경향이 있습니다. 예를 들어, PCIe 30 라인의 사양에 따르면 라인에서 커넥터를 사용하지 않는 전송 범위는 5.0cm에 불과하며, PCIe 4.0 라인의 경우 이 거리는 더욱 짧아지고 이러한 거리에서도 다음을 포함해야 합니다. 컨트롤러 회로의 리타이머. Astera Labs는 컨퍼런스에서 시연된 PCIe 5.0 인터페이스와 PCIe XNUMX 인터페이스의 일부로 작동할 수 있는 리타이머를 개발했습니다.

출처 : 3dnews.ru