삼성전자, 5nm 칩 생산 주문 접수 시작

삼성은 EUV 스캐너를 사용한 반도체 리소그래피 분야의 선구적인 이점을 최대한 활용하고 있습니다. TSMC가 13,5월부터 7nm 스캐너 사용을 시작하여 XNUMXnm 공정 XNUMX세대 칩 생산에 적용할 준비를 하면서 삼성은 더 깊이 탐구하고 있습니다. 선언하다 5nm 설계 표준에 따른 기술 프로세스 개발이 완료되었습니다. 또한, 한국의 거대 기업은 다중 디자인 웨이퍼 생산을 위한 5nm 솔루션 생산 주문 접수 시작을 발표했습니다. 이는 삼성이 5nm 표준의 디지털 칩 설계를 수용하고 5nm 실리콘의 파일럿 배치를 생산할 준비가 되었음을 의미합니다.

회사가 EUV를 사용하여 7nm 제공에서 EUV를 사용하여 5nm 솔루션 생산으로 빠르게 전환할 수 있었던 것은 삼성이 디자인 요소(IP), 설계 및 검사 도구 간의 상호 운용성을 유지했다는 사실이었습니다. 무엇보다도 이는 회사 고객이 설계 도구, 테스트 및 기성 IP 블록 구매에 드는 비용을 절약할 수 있음을 의미합니다. 설계, 방법론(DM, 설계 방법론) 및 EDA 자동화 설계 플랫폼을 위한 PDK는 작년 7분기에 EUV를 사용하는 삼성의 5nm 표준용 칩 개발의 일부로 제공되었습니다. 이러한 모든 도구는 FinFET 트랜지스터를 사용한 XNUMXnm 공정 기술을 위한 디지털 프로젝트의 개발을 보장합니다.

회사가 EUV 스캐너를 사용하는 7nm 공정과 비교 XNUMX월에 출시 작년에 5nm 공정 기술은 칩 면적 사용 효율성을 25% 증가시킬 것입니다(삼성은 칩 면적 크기를 25% 줄인다는 직접적인 언급을 피하므로 수치를 조작할 여지가 있습니다). 또한 5nm 공정으로 전환하면 칩 소비가 20% 감소하거나 솔루션 성능이 10% 향상됩니다. 또 다른 보너스는 반도체 생산에 필요한 포토마스크 수가 줄어든다는 것입니다.

삼성전자는 화성 S3 공장에서 EUV 스캐너를 활용한 제품을 생산하고 있다. 올해 하반기에는 Fab S3 옆에 신규 시설을 완공해 내년부터 EUV 공정을 적용해 칩을 생산할 준비를 갖췄다.

출처 : 3dnews.ru