TSMC: 7nm에서 5nm로 이동하면 트랜지스터 밀도가 80% 증가합니다.

이번주 TSMC 이미 발표 N6으로 지정된 리소그래피 기술의 새로운 단계를 마스터합니다. 보도 자료에는 이 리소그래피 단계가 2020년 6분기까지 위험 생산 단계로 전환될 것이라고 명시되어 있지만, 분기별 TSMC 보고 회의 기록을 통해서만 리소그래피 개발 시기에 대한 새로운 세부 사항을 알 수 있었습니다. 이른바 XNUMX나노 기술.

TSMC는 이미 다양한 7nm 제품을 대량 생산하고 있다는 점을 기억해야 합니다. 지난 분기에 TSMC는 회사 매출의 22%를 차지했습니다. TSMC 경영진 예측에 따르면 올해 N7 및 N7+ 기술 프로세스는 매출의 최소 25%를 차지할 것입니다. 7세대 7nm 공정 기술(N7+)에는 EUV(초경질 자외선) 리소그래피의 사용이 증가합니다. 동시에 TSMC 대표가 강조한 것처럼 회사가 N6 설계 생태계를 완전히 따르는 N7 기술 프로세스를 고객에게 제공할 수 있었던 것은 N7+ 기술 프로세스를 구현하는 동안 얻은 경험이었습니다. 이를 통해 개발자는 가능한 가장 짧은 시간과 최소한의 재료 비용으로 N7 또는 N6+에서 N7으로 전환할 수 있습니다. CC Wei CEO는 분기별 컨퍼런스에서 6nm 공정을 사용하는 모든 TSMC 고객이 7nm 기술로 전환할 것이라는 자신감을 표명하기도 했습니다. 앞서 그는 비슷한 맥락에서 TSMC의 5nm 공정 기술을 사용하는 '거의 모든' 사용자가 XNUMXnm 공정 기술로 마이그레이션할 준비가 되어 있다고 언급했습니다.

TSMC가 만든 5나노 공정기술(N5)이 어떤 장점을 제공하는지 설명하는 것이 적절할 것이다. Xi Xi Wei가 인정했듯이 수명 주기 측면에서 N5는 회사 역사상 가장 "오래 ​​지속되는" 제품 중 하나가 될 것입니다. 동시에 개발자 입장에서는 6nm 공정 기술과 크게 다를 것이기 때문에 5nm 설계 표준으로 전환하려면 상당한 노력이 필요할 것입니다. 예를 들어, 6nm 공정 기술이 7nm에 비해 트랜지스터 밀도가 18% 증가하면 7nm와 5nm의 차이는 최대 80%가 됩니다. 반면, 트랜지스터의 속도 증가는 15%를 넘지 않기 때문에 '무어의 법칙'의 작용이 느려진다는 논제는 이번 경우에 확인된다.

이 모든 것이 TSMC 수장이 N5 공정 기술이 “업계에서 가장 경쟁력이 있을 것”이라고 주장하는 것을 막지는 못합니다. 이를 통해 회사는 기존 부문의 시장 점유율을 높일 뿐만 아니라 신규 고객도 유치할 ​​수 있을 것으로 기대하고 있습니다. 5nm 공정 기술을 습득하는 맥락에서 고성능 컴퓨팅(HPC) 솔루션 부문에 특별한 희망이 있습니다. 이제 TSMC 매출의 29%를 넘지 않으며, 매출의 47%는 스마트폰 부품에서 나옵니다. 시간이 지남에 따라 HPC 부문의 점유율은 증가해야 하지만, 스마트폰용 프로세서 개발자는 새로운 리소그래피 표준을 기꺼이 익히게 될 것입니다. 5G 세대 네트워크의 개발도 향후 매출 성장의 이유 중 하나가 될 것이라고 회사는 믿고 있습니다.

마침내 TSMC CEO는 EUV 리소그래피를 활용한 N7+ 공정 기술을 적용해 양산 시작을 확인했다. 이 공정 기술을 사용하는 적합한 제품의 수율 수준은 7세대 XNUMXnm 기술과 비슷합니다. Xi Xi Wei에 따르면 EUV의 도입은 즉각적인 경제적 수익을 제공할 수 없습니다. 비용은 상당히 높지만 생산이 "모멘텀을 얻으면" 생산 비용은 최근 몇 년간 일반적인 속도로 감소하기 시작할 것입니다.

출처 : 3dnews.ru