Consociatio JEDEC nondum specificationem generationis DDR5 RAM publice evulgavit (adeundi memoriam temere dynamicam, DRAM). Sed defectus formalis documenti non impedit DRAM fabricatores et tincidunt variarum systematum in chip (system-on-chip, SoC) ex praeparatione ad launch. Ultima septimana Cadence, elit ferrariae et programmatis ad astulas creandas, informationes suas communicavit de ingressu DDR5 in forum eiusque ulteriorem progressionem.
DDR5 platforms: plus quam XII in evolutionis
Favor cuiuslibet generis memoriae determinatur favore suggestorum faventium, et DDR5 nulla exceptio. In casu DDR5, pro certo scimus quod ab AMD EPYC processuum generationis Genuensis sustentabitur, tum Intel Xeon Processus Scalables generationis Sapphirae Rapids, cum nuper 2021 vel mane 2022 emittuntur. Cadence, quae iam DDR5 moderatorem et DDR5 physicum interfaciem (PHY) praebet ut designatores chirographorum licentiae, dicit plus quam duodecim SoCs in evolutione ad memoriam postero-generationis sustentandam habere. Ex his quaedam systemata-on-chip apparebit ante, quaedam posterius, sed in hoc adhuc statu perspicuum est studium novae technologiae maximum esse.
Cadence confidit se moderatorem societatis DDR5 et DDR5 PHY plene obsequentem esse cum venturo JEDEC specificationis versionis 1.0, ita SoCs qui Cadence technologiae utuntur compatibilia erunt cum modulis memoriae DDR5 quae postea apparebit.
"Prope in JEDEC operandi coetus commodum est implicatio. Ideam accipimus quomodo vexillum evolvendum erit. Moderatorem sumus et PHY supplementum et quascumque mutationes potentiales anticipare in via ad standardizationem eventum. Primis diebus standardisationi, elementa regulae et laboris cum sociis nostris accipere potuimus ut moderatorem ac PHY prototypum operarium acciperemus. Cum ad publicationem vexillationis movemur, plus documenta habemus proprietatem intellectualem nostram (IP) involucrum signaculum obsequium DDR5 machinarum sustinebit", Marc Greenberg dixit, director venalitatis pro DRAM IP apud Cadence.
Antre: 16-Gbit DDR5-4800 xxxiii
Transitus ad DDR5 provocationem notabilem ponit pro fabrica memoriae, sicut novum genus DRAM simul praebere debet auctam capacitatem chipam, superiores notae translationis rates, effectus efficax auctus (per horologium frequentiam et per canalem) et simul consummatio potentiae reducta. Praeterea DDR5 exspectatur ut facilius plures DRAM cogitationes in unam sarcinam coniungeret, permittens ad altiores moduli facultates memoriae signanter quam quae hodie industria utitur.
Micron et SK Hynix initium traditionum prototypi memoriae modulorum innixum 16-Gbit DDR5 iam sociis suis annuntiaverunt. Samsung, amplissima DRAM fabrica mundi, initium navigiarum prototyporum publice non confirmavit, sed ex eius annuntiationibus ad ISSCC 2019 colloquium, scimus societatem cum 16-Gbit astularum et modulorum DDR5-typorum operari (hoc tamen facit. non quod 8-Gbit xxxiii Non erit DDR5). Utcumque, apparet DDR5 memoriam ab omnibus tribus maioribus DRAM artifices futuram esse, cum in foro suo quisque suggestus apparere incipiunt.
Cadence confidit primum DDR5 xxxiii capacitatem 16 Gbit et data translationis rate of 4800 Mega Translatio per secundam (MT/s). Hoc indirecte confirmatum per demonstrationem moduli Hynix DDR5-4800 ad CES 2020, iuncta cum annuntiatione initii sampling (prototypa mittendi prototypa ad socios). Ex DDR5-4800, novae memoriae generatio in duas partes explicabitur: capacitatem et effectum.
Vectores generales pro DDR5 evolutionis, secundum expectationes Cadentiae;
- Facultas unius chippis incipiet ad 16 Gbit, deinde ad 24 Gbit crescet (modulorum 24 GB vel 48 GB memoriam expecta), et deinde ad 32 Gbit.
In terminis faciendis, Cadence notitias translationis celeritates DDR5 expectat ut crescat ab 4800 MT/s ad 5200 MT/s in 12-18 mensibus post immissionem DDR4-4800, ac deinde ad 5600 MT/s in alio 12-18 menses , ita DDR5 emendatios praestandi in ministris satis iusto gradu occurrent.
Pro cliente PCs, multa pendent a memoria moderatoris in microprocessoribus et a venditoribus moduli memoria, sed fanaticus DIMMs certe meliores effectus habebit quam qui in servientibus utuntur.
In foro servo, cum 16Gb chippis, internae DDR5 optimizationes, novae architecturae servientes, usum RDIMMs loco LRDIMMs, singula systemata nervum cum modulorum 5GB DDR256 modulorum significantes effectus augeri in utraque per facultates videbunt et in latenciis accessus notitiarum (LRDIMMs modernis comparati).
Cadence dicit emendationes technologicas DDR5 permittere ut ipsam memoriam augere per 36% ad DDR4 comparatum, etiam ad 3200 MT/s data translationis emere. Cum autem DDR5 celeritates consiliorum circiter 4800 MT/s operatur, actualis throughput 87% altior quam DDR4-3200 in casu erit. Nihilominus una e notis clavis DDR5 erit etiam facultas augendi densitatem memoriae monolithicae chip ultra 16 Gbit.
DDR5 iam hoc anno?
Sicut supra dictum est, AMD Genua et Sapphire Intel Sapphirum Rapids apparere non debent usque ad multam 2021, et mane magis verisimile 2022 . Autem, Dominus Greenberg a Cadence confidit in missione eu ad eventorum evolutionem.
Artifices memoria cupiunt massam copiam novorum generum DRAM incipere antequam suggesta praesto fiant. Interea naviculas anno ante AMD Ianuae et Sapphire Intel Sapphirum mercaturam celeritatum ledo parvam praematuram esse videtur. Sed apparentia DDR5 variantium iudicii varias rationes rationabiles habet: AMD et Intel processus DDR5 adiuvantes propius sunt quam societates processus nuntiantes nobis, vel aliae SoCs cum DDR5 auxilio quae forum ingrediuntur.
In casu, si specificatio DDR5 est in scaena finali, magni artifices DRAM possunt producere molem etiam sine norma divulgata. In theoria SoC tincidunt etiam incipere possunt consilia ad productionem hac in re mittentes. Interim difficile est existimare DDR5 capere mercatum aliquod significantium in 2020 - 2021 participare. sine auxilio majoris processus concionatorum.
Source: 3dnews.ru